

## 4N-8

リレーショナルデータベースプロセッサ  
GREOのハードウェア構成

笠原康則\* 科野順蔵\* 中込 宏\* 伏見信也\* 喜連川 優\*\* 楊 維康\*\*

\*三菱電機コンピュータ製作所

\*\*東京大学生産技術研究所

1.はじめに

リレーショナルデータベース(以下、RDBと記す)処理を高速に実行する専用プロセッサGREOを開発した。GREOをオフィスコンピュータMELCOM80 GEOCシリーズにオプションで追加し、GRファミリーとして組み込むことで、従来OSのデータベース管理機構が受け持っていた情報検索処理を3~50倍高速化できる。

GREOは東京大学生産技術研究所、喜連川助教授の研究試作のハードウェアソータを発展させ、同研究所と共同開発のソート専用LSI(ソートプロセッサ)を19個線型結合したハードウェアソータ部と、その入出力を司るマイクロプロセッサ構成のSD部から成る。(図1) 本稿では、大容量高速RDB演算処理を可能にしたGREOのハードウェア構成について概説する。

2. ハードウェアソータ制御部

図1に示すように、ハードウェアソータ制御部はホスト計算機のシステムバスとハードウェアソータの中間に位置し、機能的にはハードウェアソータ部で実行するソート、マージの入出力制御の他、マージ、条件検索、射影、インデックス生成、及び結合キーの生成、といったRDB基本処理を実行する。ハードウェアソータインターフェイス部にはデータベース処理専用LSI12石を持つ、当LSIはホスト計算機 MELCOM80 GEOC GRファミリーシステムのデータ形式とソートプロセッサの処理するデータ形式の整合を取りため、入力データ変換と出力データ変換等の機能を有する専用プロセッサである。

また、システムバスとハードウェアソータ間のバイトラインに淀みなくデータを供給するために、汎用の32ビットマイクロプロセッサ3個(XP, YP, CPと記す)を用いてデータストリームを並列処理することで高速化を計った。XP, YP, CPは各々が有するロードメモリの他に、作業用としての共有メモリとハードウェアソータ部の2ポートメモリをアクセスできる。(次節参照)

その他に、システム起動用マイクロプロセッサを内蔵したROMを有する。以上のリソースを29x31cmの大きさの基板1枚に実装した。




図1 GREOのハードウェア構成

### 3. ハードウェア部

バイナリラインマージソートアルゴリズム<sup>[1]</sup>に従い19個のソートプロセッサを経由して、一度に2<sup>19</sup>(約50万)件のレコードをソートする。本プロセッサ部は前述のSDと同じ大きさの2枚の基板(SP, SQ)から成る。SPには1~15段、SQには16~19段のソートプロセッサを一次元状に接続し、各段に必要な容量のローカルメモリと共に配した。

ソートプロセッサの諸元を表1に、ピン配置を図2に示す。本プロセッサは予め設定した設計レコードの件数と長さに対し、実際の入力レコードの件数と長さが変化しても、柔軟に対応できるようにいくつかの拡張機能を有している。すなわち、設定値を超える場合、入力レコード件数に関しては上位機構も含めたRDB処理の継続で対処し、入力レコード長に関してはメモリ容量の95%以上を常に使用可能とするSLT(String Length Tuning)<sup>[1]</sup>機構を用いたメモリ利用の効率化で対応した。

各段のメモリは、基本的には前段の2倍の容量を持ち全段の容量は約9MBである。これらのメモリの一部はソートプロセッサがその演算を行わない時にはマージ処理等に有効利用出来るように、2ポートメモリの構成とした。また、この構成は演算中の故障診断の解析にも有効である。

実用化に際しては基板実装を容易にするため、ソートプロセッサのピン配置には入力、出力データ部、RAMインターフェイス部、及びROMインターフェイス部をそれぞれLSIの一辺に割り当て、特にROMインターフェイス部では内部マイクロコードのテストピンをも兼ね、外部のマイクロワープラムによるソートプロセッサの制御を可能とした。

### 4. おわりに

量産マイコンヒュータにハードウェアによる実用的RDB処理を実現し、従来のソフトウェアによるRDB処理に比較して大幅な処理性能の向上を達成した。

一方、メモリの大容量高速化やASIC技術に代表される半導体技術の進歩と相俟って、ハードウェアによるRDB処理は大形機への接続が試みられているが、今後は小型機搭載へとその裾野は広がって行くと予想される。

今後は、さらに大容量高速RDB処理を実現する方法を研究開発する所存である。

#### 参考文献

- [1] 伏見、他：LSI ソートプロセッサ 電子情報通信学会技術研究報告DE88-2(1988.5)
- [2] 安藤、他：リレーショナルデータベースプロセッサ GRB0の概要 情報処理学会第39回全国大会
- [3] 山平、他：リレーショナルデータベースプロセッサ GREOを利用した第4世代言語EDUET 情報処理学会第39回全国大会

表1 ソートプロセッサの諸元

ソート速度	最大 8MB/sec
ソートデータ量	最大 64MB
レコード件数	最大 200 万個
レコード長	2B ~ 64KB 2B毎可変
キ-数	無制限
キ-長	無制限
昇降順	1B毎指定可
LSIプロセッサ	CMOS, AI 2層
設計手法	VTM ゲートアレイ (Variable Track Masterslice)
線幅	1.3μm
ゲート数	約20000 ゲート
パッケージ	160ピン QFP (Quad Flat Package)




図2 ソートプロセッサのピン配置