

3S-5

統合論理設計支援システム I L O S における論理合成：F U S I O N

谷下 久斗, 一柳 洋, 鈴木 重信, 野水 宣良, 高橋 万年

日本電気株式会社
コンピュータ技術本部

1.はじめに

論理設計の効率化、期間短縮を実現するためには、論理合成の実用化が必要不可欠である。しかし、現状のツールでは高性能コンピュータ用LSIの設計に適用するにはまだその能力が不十分である。統合論理設計支援システム I L O S では、論理合成システム F U S I O N を高性能コンピュータ用LSIの設計の一部に利用できるように機能強化を行った。

2. F U S I O N 概要

論理合成システム F U S I O N [1] は、当社で設計に広く用いられているレジスタ・トランプファラベルのハードウェア記述言語 F D L [2] を入力として論理合成を行い、ゲートレベルのネットリストを生成するシステムである。

合成の対象は、主として制御系の論理回路であり CMOS および CML のゲートアレイ、スタンダードセルをサポートしている。

2.1. F U S I O N の処理フロー

第1図に F U S I O N の処理フローを示す。

まず、入力 F D L を中間コード（テクノロジに依存しない回路のネットワーク構造）に変換する。

次に、アルゴリズムによる論理の最小化と、ルールベースを利用したテクノロジ・マッピングを行う。ルールベースには中間コードから特定のテクノロジへの変換ルールが登録されている。また、テクノロジ・マッピングの際に変換可能なルールが複数存在する場合や、変換可能な複合ゲートや機能ゲートが存在する場合にはコスト計算を行って、コストが最小となるようなゲートを選択することによりコストの最小化をはかる。

さらに、ルールベースを取り替えるだけで異なったテクノロジに容易に対応することが可能である。


このようにして合成されたネットリストに対して、I L O S の設計ルールチェック機能を用いて F / F 間の段数等の情報を表示できる。設計者はこの情報に基づいて、更なる改善の可能性の有無を判断し、より高性能な回路の設計を効率よく行うことが可能である。

2.2. C M L 対応の機能

当社では、超大型機の開発には高速な C M L テクノロジが使用されている。この超大型機の設計においては性能に対する要求が厳しいため段数を

最小に抑えなければならない。それと同時にゲート数も可能な限り最小に抑えることが要求されている。この C M L 対応の機能として、F U S I O N は変換可能な AND ゲートをワイヤード AND に変換する機能と、ファンアウト極性とファンアウト数に適合するゲートを選択してファンアウトを出力ピンに均等に割り当てる T / C 出力ゲートの効果的な利用機能を装備している。これらの機能を使用することにより、段数及びゲート数を削減して回路の高性能化を計っている。

<第1図> F U S I O N 処理フロー



3. F U S I O N / I L O S を利用した論理設計

3.1. 階層設計対応

L S I 設計には通常階層設計方式が用いられている。最初の L S I 分割フェーズでは L S I の機能仕様書を基に L S I の階層分割を行い、次の詳細設計フェーズでは各階層毎に詳細設計を行い詳細仕様を決定し、F D L を記述する。その次の論理設計フェーズでは、各階層の詳細仕様からゲートレベルのネットリストを作成する。F U S I O N がサポートするのはこの論理設計フェーズで、F D L からゲートレベルのネットリストを合成する。

F U S I O N の利用法としては、人手設計の回路図中のマクロ機能を F D L で記述し論理合成の対象にする方式（第2、3図）と、L S I 全体を F U S I O N による論理合成の対象として、その一部を人手設計する方式の2通りある。

I n t e g r a t e d L o g i c D e s i g n S u p p o r t S y s t e m I L O S
L o g i c S y n t h e s i s S y s t e m : F U S I O N

Hisato Tanishita, Hiroshi Ichiryu, shigenobu Suzuki, Nobuyoshi Nomizu, and Kazutoshi Takahashi
NEC Corporation


前者の方式は主として超大型機の設計に用いられる。超大型機の設計では特に高性能の要求が厳しく、高性能を実現するためには人手によるきめ細かい設計が必要な場合が多い。人手による最適化設計と論理合成する回路の指定を容易にするためには、F DLで記述したマクロを含む回路図を記述できることが望ましい。このような回路図を処理するために I LOSは、F USIONの呼出機能、後述する人手設計とのリンク機能を備えている。

後者的方式は、主として超大型機ほど高性能の要求が厳しくない場合に用いられる利用方式で、LSIチップ全体を合成対象にすることができる。


後者的方式ではチップ全体の機能を階層的にF DLで記述し各F DLをF USIONで合成してネットリストを生成する。また、この方式では、F DLマクロの一部をモジュールマクロとして切り出して、その部分を人手設計に切り替えたり、他のF DLマクロと共に利用することで最適な回路を効率よく設計することが可能である。

さらに、合成結果の回路図ではもとの階層が保持されているので設計者が結果を容易に認識することができる。

<第2図> 一部を F DL 記述した高機能回路図
(F USION入力例)



<第3図> 論理合成結果



3.2. 人手設計とのリンク

F USION合成後の処理として、人手設計した回路図とのリンクが必要となる。リンク時の処理とは、ファンアウト調整とミニマム遅延補償であるが、これには I LOSシステムの機能を活用する。

I LOSにはファンアウトチェック機能と、ファンアウト調整用バッファを自動的に生成する回路変換機能があり、それによってファンアウト調整を自動的に行うことができる。

ミニマム遅延自動補償は、I LOSの、クロック・スキューを減らすために等段等負荷のクロック分配系を生成するクロック再分配機能と、F DLマクロ内のF/FとF DLマクロ外のF/Fを通るバスを検出して段数のチェックを行う段数チェック機能と、ミニマム遅延補償用の調整用バッファを自動挿入する回路変換機能により実現している。これらの機能は C/C のサブコマンドとして実装されている。

4. F USION利用の効果

F USIONを利用した論理設計の実績について報告する。

CML系ではF DL記述を論理式レベルの比較的低位の記述にすることで、人手設計と等価な合成結果が得られている。

CMOS系では中型機のG/Aの論理設計に利用された。規模が約13KゲートのG/Aで、論理設計期間が従来の人手設計に比べて1/40に、また、論理的なミスが0となり設計品質が大幅に向上了し、ファンアウト自動調整、ミニマム遅延自動補償で設計ルールのチェック工数が大幅に削減された。

このように、F USIONを利用した論理設計では、

- (1)論理設計の期間短縮、工数削減
- (2)回路登録時のケアレスミスや論理ミスといった人手設計に伴うミスがなくなり、設計品質向上
- (3)人手設計する回路量が減り、チェック工数削減といった効果がある。

5. おわりに

論理合成システムF USIONの概要、F USION/I LOSを利用した論理設計法ならびにその効果について報告した。

論理合成は論理設計法の主流になりつつあり、F USIONもコンピュータ用LSIの開発だけでなく他のデジタル装置用LSIの開発にも利用され始めている。

最後にF USIONの開発に際し多大の御協力を頂いている日本電気(株)C&Cシステム研究所吉村課長、日本電気技術情報システム開発(株)の麻野氏、田中氏に感謝致します。

参考文献:

- [1]吉村 猛”ルールベースとアルゴリズムに基づく論理合成システム”, 電子情報通信学会報告(VLD87-92)
- [2]Kato,S. and Sasaki,T., "F DL:A Structural Behavior Description Language," CHDL83, pp.137-152, 1983