

プリント基板の給電層検証の一手法

5Q-4

西野義典, 清尾克彦, 田渕謹也

(三菱電機㈱)

1. はじめに

電子計算機の実装密度が向上するに伴ない、多層プリント基板製造において使用されるテクノロジーの種類が増加し、給電層の設計手法も多様化してきた。たとえば、i)小径VIAを使用した基板のための給電層、ii)同一層に複数の電源を入れた給電層(図1.1)、あるいはiii)一部に信号パターンを入れた給電層(図1.2)などがあげられる。

これら、さまざまな給電層をチェックするための検証システムを設計手法毎に作成しようとするのは、不経済かつ非能率的であり、生産性低下をもたらし好ましくない。

今回、給電層の設計手法によらず、統一的に扱える検証システムを開発したので報告する。

2. システム構成と処理方式

2.1 システム構成

図2.1に本システムの構成を示す。多層プリント基板の給電層の設計方法には次の2通りがある。

- i)手設計された給電層をデジタイザで座標読み取り作成する。
- ii)NETリストから給電層を自動生成し、分割線等を追加・修正する。

いずれも、本システムを使って検証される。




図1.1 分割線のある給電層




図1.2 信号線の入った給電層




図2.1 システム構成

(英文タイトル)

(ローマ字による著者名)

(英文所属<学校名・会社名・研究所名のみ>) Mitsubishi Electric Corporation

A Method for checking power supply layers of PWB
Yoshinori NISHINO




図 2.2 データ構造

表 2. チェック項目

チェック項目	
ピン	<ul style="list-style-type: none"> 正しい電圧で給電されていること 論理ピン、空ピンがクリアランスになっていること パターンで給電するピンはクリアランスになっていること
VIA	<ul style="list-style-type: none"> クリアランスになっていること クリアランスや小径VIAの連鎖により給電層の分割、孤立エリアの発生があつてはならない
分割線	<ul style="list-style-type: none"> 閉曲面を構成すること 同一電圧で構成されること
その他	<ul style="list-style-type: none"> 余分な給電点・クリアランスが存在してはいけない

2.2 データ構造

給電層は作画方法によって、ネガ方式（図1.1）、ポジ方式（図1.2）と呼ばれており、一般的には作画データの作成方法が異なっている。

ここでは、基板を格子の最小単位で分割したセル・マトリックスで表現し（図2.2）、ネガ方式とポジ方式の違いをベタ点の取り扱いのみに限定できるように作画データを作成。両者とも同一データ構造で取り扱えるようにした。

2.3 処理方式

図2.3に給電層チェックの処理方式を示す。

- セルマトリックスの初期化 (a)
禁止エリア、分割線のセット

- 給電点
- クリアランス
- 分割線
- ▨ 禁止エリア
- ベタ点
- セル




図 2.3 処理方式

- 閉曲面認識、電圧値展開 (b)
- 給電点、クリアランスなどのコード・セット (c)
- (i)～(iii)すべての層について実行 (d)

(v)各層を順次マージし、エラーを検出する (e)

本手順により表2に示すエラーが検出される。

3. おわりに

本システムは、MELCOM-COSMO 900Ⅱ上で動作し、1PWB当たり約2分で検証終了。各種計算機の多層プリント基板の設計検証に使用され、品質向上に大きな効果をあげている。