拡張型 ELL 行列格納手法に基づくメニィコア向け疎行列ソルバー

中島研吾^{†1 †2}

ELL 格納手法は行列ベクトル積の最適化に広く使用されている.本研究では,ELL 格納手法をメニィコア向けにスレッド並列化された ICCG 法ソルバー向けに拡張し,Intel Xeon Phi, Fujitsu FX10, Intel Ivy-Bridge 上で性能評価を実施した.

Sparse linear solver based on extended ELL storage format of coefficient matrix for manycore architectures

KENGO NAKAJIMA^{†1 †2}

ELL storage format is one of the optimum methods for SpMV operations. In the present work, extended version of ELL storage format is proposed for multithreaded ICCG solver on manycore architectures. Proposed method has been evaluated on Intel Xeon Phi, Fujitsu FX10, and Intel Ivy-Bridge.

1. はじめに

本研究では、有限体積法によるポアソン方程式ソルバー [1,2]から導かれる対称正定な疎行列を係数とする連立一 次方程式を不完全コレスキー分解前処理付き共役勾配法

(Preconditioned Conjugate Gradient Method by Incomplete Cholesky Factorization, ICCG 法) によってメニィコアクラ スタで効率よく解くための手法を検討する.本研究では行 列格納手法,特に Ellpack-Itpack (ELL) 形式とその拡張に 着目する. OpenMP/MPI ハイブリッド並列プログラミング モデルを使用することを想定し,計算ノード上において OpenMP を使用してスレッド並列化したプログラムを対象 とする.本研究で検討した手法を Intel Xeon Phi, Fujitsu PRIMEHPC FX10 (Fujitsu FX10) [3], Intel Sandy Bridge に て評価した.

本稿では以下,対象とするアプリケーション,使用した 計算機の概要,最適化手法,計算結果について紹介する.

2. 対象とするアプリケーション

本稿で対象とするアプリケーションは図1に示す差分格 子によってメッシュ分割された三次元領域において、以下 のポアソン方程式を解くものである〔1〕:

$$\Delta \phi = \frac{\partial^2 \phi}{\partial x^2} + \frac{\partial^2 \phi}{\partial y^2} + \frac{\partial^2 \phi}{\partial z^2} = f \tag{1}$$

$$\phi = 0 @ z = z_{\text{max}}$$
 (2) (2)

形状は規則正しい差分格子であるが,プログラムの中で は,一般性を持たせるために,有限体積法に基づき,非構

†1 東京大学情報基盤センター

造格子型のデータとして考慮する.



図 1 三次元ポアソン方程式ソルバーの解析対象 差分格子の各メッシュは直方体(辺長さはΔX, ΔY, ΔZ), X, Y, Z 各方向のメッシュ数は NX, NY, NZ

図1における任意のメッシュ i の各面(6面)を通過す るフラックスについて,式(1)により以下に示す式(3) が得られる:

$$\left[\sum_{k=1}^{6} \frac{S_{ik}}{d_{ik}}\right] \phi_i - \left[\sum_{k=1}^{6} \frac{S_{ik}}{d_{ik}} \phi_k\right] = +V_i f_i \tag{3}$$

ここで、 S_{ik} : メッシュ i と隣接メッシュ k 間の表面積、 d_{ik} : メッシュ i-k 重心間の距離、 V_i : メッシュ i の体積、 f_i : メ ッシュ i の体積あたりフラックスである. これは各メッシ ュ i について成立する式であり、全メッシュ数を N とする と、N 個の方程式を連立させて、境界条件を適用し、連立 一次方程式 $[A]\{\phi\}=\{b\}$ を解くことで解を得る.式(3)の 左辺第一項は[A]の対角項、第二項は非対角項、右辺は $\{b\}$ に対応する. 各メッシュ i に対応する非対角成分数は最大 6 個であるので、係数行列[A]は疎 (sparse) な行列となる.

係数行列[*4*]は対称かつ正定 (Symmetric Positive Definite, SPD) であるため,前処理付き共役勾配法 (Preconditioned Conjugate Gradient Method) を適用する.前処理手法として は,対称行列向けに広く使用されている不完全コレスキー 分解 (Incomplete Cholesky Factorization, IC)を使用する[1,2].

Information Technology Center, The University of Tokyo †2 科学技術振興機構 CREST

CREST, Japan Science and Technology Agency

本研究では、係数行列は対称であるが、プログラム内では 上下三角成分を別々に記憶している〔1〕、本研究では、 fill-in を考慮しない IC(0)を使用している.

不完全コレスキー分解を前処理手法とする共役勾配法を ICCG 法と呼ぶ. ICCG 法では,不完全コレスキー分解生成 時,前進代入,後退代入でメモリへの書き込みと参照が同 時に生じ、データ依存性が発生する可能があるため、リオ -ダリングが必要である [1,2].

3. 計算機環境

本研究では以下の3種類の計算機環境を使用した:

- FX10: Fujitsu PRIMEHPC FX10 に基づく東京大学情報 基盤センターの Oakleaf-FX システム [3]
- MIC : Intel Xeon Phi (Knights Corner)
- IvyB : Intel Xeon E5 (IvyBridge-EP)

プログラムは Fortran90 で記述してあり, FX10 では富士通 製コンパイラ, MIC, IvyB では Intel Comliler (Ver.15) / Intel Parallel Studio XE 2015 を使用した.表1に計算機環境の概 要を示す.

略称	FX10	MIC	IvyB
名 称	Fujitsu SPARC64 IX fx	Intel Xeon Phi 5110P (Knights Corner)	Intel Xeon E5-2680 v2 (Ivy-Bridge-EP)
動作周波数 (GHz)	1.848	1.053	2.80
コア数 (有効 スレッド数)	16 (16)	60 (240)	10 (20)
使用スレッ ド数	16	240	10
メモリ種別	DDR3	GDDR5	DDR3
理論演算性 能(GFLOPS)	236.5	1,010.9	224.0
主記憶容量 (GB)	量 32 8		64
理論メモリ 性能 (GB/sec.)	85.1	320	59.7
キャッシュ 構成	L1:32KB/core L2:12MB/socket	L1:32KB/core L2:512KB/core	L1:32KB/core L2:256KB/core L3:25MB/socket
コンパイル オプション	-Kfast, openmp	-O3 -openmp -mmic -align array64byte	-O3 -openmp -ipo -xAVX -align array32byte

表 1 各計算環境(1ソケット)の概要

本研究では、各環境において表1に示す1ソケットを用 いて計算を実施した. 1.でも述べたように, MPI プロセス 数を1とし、ソケット内を OpenMP によりスレッド並列化 したプログラムを実行している.表1に示すように実際に 使用したスレッド数は, FX10:16, MIC:240, IvyB:10 である. IvyBの有効スレッド数は20であるが、今回は10 として実施している.

4. スレッド並列化,最適化に関連する項目

4.1 色づけによるリオーダリング

ハイブリッド並列プログラミングモデルでは,各ノード (ソケット)に対応した局所データを OpenMP などのマル チスレッド的な手法によって並列化に処理する. ICCG 法 では不完全コレスキー分解、前進代入、後退代入のプロセ スでメモリへの書き込みと参照が同時に生じ、データ依存 性が発生する可能がある.これを回避するための方法とし て色づけ (coloring) によるリオーダリング (reordering) が広く使用されている〔1,2〕.お互いに依存性を持たない 要素群を同じ色に色づけすることによって、色内での並列 処理が可能となる.

本研究では、並列性に優れたマルチカラー法 (Multicoloring, MC) とより安定した収束を示す Reverse Cuthill-McKee (RCM) 法を組み合わせ, RCM 法に Cyclic マルチカラー法 (Cyclic Multicoloring, CM) を適用した CM-RC 法を使用した〔1,2,4〕. 図2は CM-RCM 法による 並び替え例である.ここでは、4 色に色分けされており (CM-RCM(4)),たとえば,RCMの第1,第5,第9,第 13 組の要素群が CM-RCM 法の第1 色に分類される. 各色 には 16 の要素が含まれる. CM-RCM 法における色数は, 各色内の要素が依存性を持たない程度に大きい必要がある. (a) $(1 \cdot)$

(a)		(b)
57-58-59	9 60 61 62 63 64	
49-50-51	1-52-53-54-55-56	<u>9</u> 37 30 23 17 12 8 5 3 2
41-42-43	3 44 45 46 47 48	<u>10</u> 44 38 31 24 18 13 9 6 3
33-34-3	5 36 37 38 39 40	<u>11 50 45 39 32 25 19 14 10 4</u>
25-26-27	7-28-29-30-31-32	<u>12</u> 55 51 46 40 33 26 20 15 5
17-18-19	9-20-21-22-23-24	13 59 56 52 47 41 34 27 21 6
9-10-11	1)-12)-13)-14)-15)-16	<u>14</u> 62 60 57 53 48 42 35 28 7
1 2 3		<u>15</u> 64 63 61 58 54 49 43 36 8
(c)		
53-36-1	9 2 49 33 17 1	図 2 CM-RCM 法による
7-54-3	7 20 3 50 34 18	色づけとリオーダリング,
25-8-5	5 38 21 4 51 35	(a) 元のグラフ, (b) RCM
43-26-9	9 56 39 22 5 52	法によるリオーダリング
		(赤字はレベルセット番

28-11-58-**31 15 63 46 29 12 59 42** 48 32 16 64 47 30 13 60

号), (c) CM-RCM 法によ る再リオーダリング(4 色:CM-RCM(4)),各色内 の要素数は16でバランス

4.2 Sequential Reordering によるデータ再配置

4.1 で示した CM-RCM 法による並べ替えでは,図3(a) に示すように:

- •同一の色に属する要素は独立であり,並列に計算可能
- 「色」の順番に各要素を番号付けする

● 色内の要素を各スレッドに振り分ける

という方式を採用しているが、同じスレッド(すなわち同 じコア)に属する要素は連続の番号では無い. このような 番号付けを Coalesced Numbering と呼ぶ. Sequential Reorderingは CM-RCM による Coalesced Numbering に対し て再番号付けを適用し、同じスレッドで処理するデータを 連続に配置するように更に並び替えるものである(図 3

(b)). Sequential Reordering は元々NUMA アーキテクチャ 向けの最適化手法の一つであるが [5],本研究で扱う FX10 のような UMA アーキテクチャにも有効であることが示さ れており,特に色数が多い場合の効果は顕著である [1,2].



図 3 要素の番号付け(a) CM-RCM 法による番号付け (Coalesced Numbering),(b) Sequential Reordering による 再番号付け(各スレッド上の要素は連続な番号付け)

4.3 疎行列格納形式

疎行列計算は間接参照を含むため memory-bound なプロ セスである.従って疎行列演算において,演算性能と比較 してメモリ転送性能の低い昨今の計算機の性能を引き出す ことは困難である.係数行列の格納形式が性能に影響する ことは広く知られており,様々な手法が提案されている.

Compressed Row Storage (CRS) 形式は,図4(a) に示す ように疎行列の非零成分のみを記憶する方法である. Ellpack-Itpack (ELL) 形式は各行における非零非対角成分 数を最大非零非対角成分数に固定する方法であり(図 5

(b)),実際に非零非対角成分が存在しない部分は係数=0 として計算する.CRSと比較して高いメモリアクセス効率 が得られることが知られているが,計算量,必要記憶容量 ともに増加する.

これまで、行列格納形式に関する研究は行列ベクトル積 に関するものが主であったが、著者等は IC 法、ILU 法 (Incomplete LU Factorization, 非対称行列向けの前処理手法)等の前処理のようなデータ依存性を有するプロセスについて検討を実施している[1,2,6].差分法に見られるような規則正しいメッシュでは,各行における非零非対角成分数がほぼ固定されているため,その性質を適用することが可能である.本研究で対象としている図1に示すような形状では,辞書的な初期番号付けにおいては,上三角成分(自分より番号の大きい隣接要素),下三角成分(自分より番号の大きい隣接要素),下三角成分(自分より番号の大きい隣接要素),下三角成分(自分よる)番号の小さい隣接要素)の最大数は各要素において最大3であり,容易にELL形式を適用できる.スレッド並列化のためのリオーダリングにRCM法を適用した場合もこの関係は変わらない[1].また,CM-RCM法を適用した場合は,図5に示すように,総色数をNCとすると以下のようになることがわかっている[1,6]:

- 第1色:下三角成分数:0,上三角成分数:最大6
- 第2色~第(NC-1) 色:上下三角成分ともに最大3
- 第 NC 色:下三角成分数:最大 6,上三角成分数:0



______ 図 5 CM-RCM 法における上下三角成分数(NC:総色数)

3

3

6

color #2-

color #NC

color #(NC-1)

著者等の先行研究 [1,2,5] では ELL 形式を適用する場合 に外側ループを行方向,内側ループを列方向とする Row-wise な手法を適用してきた(図6).図5 に示すよう なやや不規則行列に適用する場合,無駄な計算を避けるた めには,非零非対角成分の数の順番に並び替え,ループ長 を変化させる手法が考えられる.図7 に示す例では,非零

情報処理学会研究報告 IPSJ SIG Technical Report

非対角成分が4以上の要素(赤)と3以下の要素(青)に 分類する.図6の例に基づけば、赤い部分は「k=1,6」、青 い部分は「k=1,3」とすることができる.

ただしこのような手法は、やや非効率的であり、図7の 青い部分を計算する場合に AUnew(4,i)~AUnew(6,i) が例えキャッシュに載っていたとしても棄却されてしまう. そこで、ELL 形式を拡張し、複数の配列を使用して、より 効率的な計算を実施する手法として、Sliced-ELL 形式〔7〕 が提案されている(図8).本研究でも Sliced-ELL 形式を採 用している〔1,2,6〕.



図6 ELL 形式の前進代入への適用例 (Row-wise),非零非 対角成分の最大数=6. NCOLORtot:総色数, PEsmpTOT: 総スレッド数, Index(ip,icol):各色,スレッドに属す る要素総数,AML(k,i):非零非対角成分,IAML(k,i): 非零非対角成分 (列番号), DD(i):対角成分.



4.4 Row-wise, Column-wise

図6に示した,外側ループ:行方向,内側ループ:列方 向,とする Row-wise な手法の他,外側と内側のループを 入れ替えた Column-wise な手法(図9)は,内側ループ長 を長くとることができるため,ベクトル計算機向けの手法 として広く使用されて来た [8].近年はメニィコア向けの 手法として再び注目されている.本研究では従来の Row-wise 手法の他, このような Column-wise 手法について も検討するものとする.

図9に示すように、不完全コレスキー分解、前進・後退 代入のプロセスは各色、各スレッドに対応したブロック単 位で実施されるため、Column-wise な手法では、係数行列 のアクセスが不連続となる可能性がある.本研究では、図 10に示すように、係数行列を各色、各スレッドに対応した ブロック毎に記憶することによって、ブロック内での連続 アクセスを実現した場合についても考慮した.



図 9 ELL 形式の前進代入への適用例 (Column-wise),非
 零非対角成分の最大数は6としてある.NCOLORtot:総色数,PEsmpTOT:総スレッド数,Index(ip,icol):各色,スレッドに属する要素総数,AML(i,k):非零非対角成分,IAML(i,k):非零非対角成分(列番号),DD(i):対角成分.各色,スレッドに対応したブロックにおいて計算が実施される(本図では各ブロックのサイズは2としてある).



図 10 ELL 形式の前進代入への適用例 (Column-wise, ブ ロック化), 非零非対角成分の最大数は 6 としてある. NCOLORtot:総色数, PEsmpTOT:総スレッド数, blkID: ブロック ID, IndexB(ip, blkID, icol):各色, スレッ ドに属する要素総数, locID:ブロック内要素番号, AMLb(locID, k, blkID):非零非対角成分 (列番号), DD(i):対角成分.各色, スレッドに対応したブロックに おいて計算が実施される (本図では各ブロックのサイズは 2 としてある).

4.5 Sliced-ELL における記憶容量削減

著者等の先行研究 [1,2,6] では,図8 に示すような Sliced-ELL 形式を図5 に示すような係数行列による疎行列 ベクトル積に適用する際,図11 に示すように,全要素数を N とすると全ての係数行列について(6,N),(3,N)のよう に全要素数に対応したサイズの記憶要領を確保している. しかしながら,Sliced-ELL 形式で使用する配列の種類が増 加すると,必要な記憶容量が爆発的に増加する可能性があ る. そこで,各配列について必要な容量だけを確保する場合についても検討した.図12はAU_6,AU_3,AL_3,AL_6,についてそれぞれ必要な分だけ記憶領域を確保した実装例である.記憶容量を削減できるが,その分係数行列に対する間接参照が必要となるため,計算効率が低下する可能性がある.

図 11, 12 に示したのは Row-wise な場合であるが, Column-wise の場合は上下成分とも非零非対角成分数を 6 として,一種類の配列を使用した.



図 11 Sliced-Ell 形式による疎行列ベクトル積(図 5)の例 (Row-wise)(従来手法)



図 12 Sliced-Ell 形式による疎行列ベクトル積(図5)の例 (Row-wise)(記憶容量削減型), i0:2色目以降で使用さ れる各配列の ID

5. 計算例

5.1 実施ケースの概要

本研究では,以下の各項目に着目して実施ケースを設定 した:

- Numbering (Coalesced, Sequential (図 3))
- 行列格納形式 (CRS, Sliced-ELL (図 4, 7, 8))
- 外側ループ (Row-wise, Column-wise (図 6,9))
- Column-wise におけるブロック化(図10)
- Sliced-ELL における記憶容量削減効果(図 12)

表 2 に実施ケースを示す.本研究では,図 1 において NX=NY=NZ=128, 総メッシュ数 2,097,152 の場合について 検討を実施した.

表 2 実施ケースの概要

	Numbering	行列格 納形式	外側ループ	その他
AR-0	Coalesced (⊠ 3 (a))	CRS	行方向 (Row-wise	
AR-1		Sliced- ELL		
AR-2			図 6)	記憶容量削減 型(図 12)
AC-1			列方向 (Column-wise, 図 9)	
AC-2				ブロック化 (図 10)
BR-0	Sequential (⊠ 3 (b))	CRS	行方向	
BR-1		Sliced- ELL	(Row-wise, 図 6)	
BC-1			列方向 (Column-wise, 図 9)	
BC-2				ブロック化 (図 10)

5.2 計算結果

図 13 に計算結果を示す.図 13 (a) は CM-RCM の色数 とε=10⁻⁸とした場合の収束までの反復回数,図 13 (b) は表 2 における AR-1, BR-1 (Sliced-ELL, Row-wise)の場合の ICCG ソルバーの計算時間 (IC 分解の時間を除く(以下同 様))である.



図 13 ICCG 法ソルバーの計算性能(AR-1, BR-1: Sliced-ELL, Row-wise),要素数:128³(=2,097,152)(a) 色数と反復回数の関係(b)色数と計算時間の関係

色数とともに反復回数は減少するが、同期のオーバーへ ッドが増すため、特に MIC では計算時間が増大する.3つ の計算機環境の中では CM-RCM(10)の MIC のケースが最 も計算時間が短い. FX10, IvyB は CM-RCM(382), すなわち RCM の場合が最も計算時間が短い.

図 14 は CM-RCM(4)~CM-RCM(100)について, 各計算機 環境における, 全ケースの ICCG 法ソルバーの計算時間を 示したものである. FX10 と MIC においては CRS (AR-0, BR-0) と Sliced-ELL の差異は明らかであり, Sliced-ELL の 効果は大きい. FX10 は MIC と比較すると色数による性能 の影響が小さい. IvyB は色数による変動は FX10 同様少な いが, 各ケース間における差異も FX10, MIC と比較して 小さい.

図 14 は FX10 (CM-RCM(30)), MIC (CM-RCM(10)), IvyB (CM-RCM(40)) における,各ケースの計算結果 (ICCG 法 ソルバーの計算時間) である.各計算機環境における結果 の分析については次節以降に詳しく述べる.



図 13 ICCG 法ソルバーの計算性能(色数と計算時間の関係),要素数:128³ (=2,097,152) (a) FX10, (b) MIC, (c) IvyB



Vol 2014-ARC-213 No 3

Vol.2014-HPC-147 No.3

2014/12/9

図 14 ICCG 法ソルバーの計算性能(計算時間), 要素数: 128³ (=2,097,152), FX10:CM-RCM(30), MIC:CM-RCM(10), IvyB:CM-RCM(40)

5.3 FX10

表 3 は Fujitsu PRIMEHPC FX10 専用詳細プロファイラ [3]によって算出した CM-RCM(30)における性能である. 図 15 はこれらの中で特に高い性能を示している, AR-1, AR-2, BR-1 における色数と計算性能の関係である. 図 14, 15 と表 3 を参照することによって以下のことがわかる.

- ELL の効果は大きい (AR-1, AR-2, BR-1)
- Column-wise な場合(AC-1, AC-2, BC-1, BC-2)
 の性能は Row-wise と比較して低い. これは表 3 に
 示す総命令数, L1D ミス数とも関連している.
- AC-2, BC-2 は, AC-1, BC-1 と比較して性能が向上 しており, Column-wise な場合のブロック化(図 10) の効果は認められるものの, Row-wise と比較して性 能は低い.
- AR-1とAR-2を比較するとほぼ性能は一致しており、
 図 12 に示す Sliced-ELL 形式向けの記憶容量削減の ための実装に起因する係数行列に対する間接参照 による性能低下はほとんど無い.
- Coalesced (AR-1, AR-2) と Sequential (BR-1)を比較すると、図 14、表 3 に示す範囲では、ほぼ同じ性能を示し、AR-1、AR-2 がやや速いものの、100 色を超えると BR-1 の性能が卓越し、RCM における最大性能においても BR-1 が上回っている.これは著者による先行研究[1]において既に得られている知見である.

表4は、Sequential Numberingを適用した場合、BR-0(CRS), BR-1 (Sliced-ELL)の性能を、図7に示すELL形式を適用 した場合と比較したものである(CM-RCM(30)の場合). ELL形式(図7)とSliced-ELLの計算量は等しく、総命令 数も同じであるが、ELL形式はキャッシュミスが多いため、 GFLOPS値としてはCRS(BR-0)よりもむしろ低くなって いることがわかる.

表 3 Fujitsu PRIMEHPC FX10 専用詳細プロファイラによ る ICCG 法ソルバーの性能評価 (FX10, CM-RCM(30)) (要 素数:128³ (=2,097,152))

-					
	GFLOPS 計算時 間: sec.	メモリスル ープット (GB/sec)	総命令数	L1D ミス数	L2 ミス数
AR-0	5.64 5.53	46.3	1.93×10 ¹¹	2.30×10 ⁹	1.71×10 ⁹
AR-1	6.84 3.75	62.8	6.41×10 ¹⁰	1.88×10 ⁹	1.56×10 ⁹
AR-2	6.83 3.76	62.7	6.41×10 ¹⁰	1.89×10 ⁹	1.56×10 ⁹
AC-1	6.13 4.27	60.0	6.71×10 ¹⁰	2.67×10 ⁹	1.64×10 ⁹
AC-2	6.27 4.18	62.0	6.74×10 ¹⁰	2.56×109	1.66×10 ⁹
BR-0	5.56 5.61	43.8	1.93×10 ¹¹	2.31×10 ⁹	1.64×10 ⁹
BR-1	6.78 3.79	62.4	6.41×10 ¹⁰	1.88×10 ⁹	1.56×10 ⁹
BC-1	5.96 4.40	59.1	6.71×10 ¹⁰	2.69×10 ⁹	1.66×10 ⁹
BC-2	6.12 4.28	60.0	6.74×10 ¹⁰	2.56×10 ⁹	1.66×10 ⁹



図 15 ICCG 法ソルバーの計算性能(色数と計算時間の関係)(FX10), 要素数:128³ (=2,097,152)

表4 Fujitsu PRIMEHPC FX10 専用詳細プロファイラによる ICCG 法ソルバーの性能評価, ELL 形式(図 7) との比較(FX10, CM-RCM(30))(要素数: 128³ (=2,097,152))

	GFLOPS 計算時 間: sec.	メモリ スルー プット (GB/sec)	総命令 数	L1D ミス数	L2 ミス数
CRS (BR-0)	5.56 5.61	43.8	1.93×10 ¹¹	2.31×10 ⁹	1.64×10 ⁹
ELL (図 7)	5.02 5.12	64.5	6.41×10 ¹⁰	2.66×10 ⁹	2.29×10 ⁹
Sliced ELL (BR-1)	6.78 3.79	62.4	6.41×10 ¹⁰	1.88×10 ⁹	1.56×10 ⁹

5.4 MIC

図 16 は,図 13 (b) から CRS (AR-0, BR-0) の結果を 除いたものである.図 14, 16 から MIC については以下の 知見が得られる:

- ELL の効果は大きい (AR-1, AR-2, BR-1)
- Column-wise な場合(AC-1, AC-2, BC-1, BC-2) の性能は Row-wise と比較して全般的に高い. これ は FX10, IvyB とは異なる傾向である. Column-wise はベクトル化が効きやすいため,特に MIC で高い性 能が得られていると考えられる.
- AC-2, BC-2は, AC-1, BC-1と比較して性能が向上 しており, Column-wise な場合のブロック化の効果 は顕著ではないものの認められる. BC-2 では効果 がやや大きい.
- AR-1とAR-2を比較するとほぼ性能は一致している が,係数行列に対する間接参照を含むAR-2は色数 が80色以上になると性能が急激に低下する.
- Coalesced (AC-2) と Sequential (BC-2) は最適値 (CM-RCM(10)) では, AC-2 の性能がわずかに高い ものの, 他の色数では概して BC-2 の性能が良い. 全体的に AR-1, BC-1, BC-2 が安定している.



図 16 ICCG 法ソルバーの計算性能(MIC)(色数と計算 時間の関係),要素数:128³(=2,097,152)

5.5 IvyB

図 17 は図 13 (c) の縮尺を変えたものである. BR-1 (Sequential, Row-wise) の性能が最も良く, AR-1, AR-2 (Coalesced, Row-wise) がこれに続く. Column-wise な場 合の性能はこれらと比較して低い.



図 17 ICCG 法ソルバーの計算性能(色数と計算時間の関係: 100 色まで)(IvyB),要素数: 128³ (=2,097,152)

図 18 は更に CM-RCM(382) (=RCM) まで表示したもの であるが, FX10 と同様, BR-1 に CM-RCM(382) (=RCM) を適用したケースが最も性能が良いことがわかる.



図 18 ICCG 法ソルバーの計算性能(色数と計算時間の関係)(IvyB), 要素数:128³ (=2,097,152)

6. まとめ

本研究では, ELL 形式による格納手法をスレッド並列化 された ICCG 法ソルバー向けに拡張し, Intel Xeon Phi, Fujitsu FX10, Intel Ivy-Bridge 上で性能評価を実施した. 三 次元有限体積法によるポアソン方程式ソルバーから得られ る対称正定な行列を係数行列とする連立一次方程式を対象 として,様々な比較検討を実施した. データ依存性を回避 する並列化抽出のための色付け手法としては CM-RCM 法 を使用した.

各計算機環境で ELL 形式による係数格納の効果は大き い. Fujitsu FX10, Intel Ivy-Bridge が Sequential, Row-wise な実装において, 色数を最大限多くした RCM 法を適用す る場合に最適な性能が得られたのに対して, Intel Xeon Phi では色数を少なめにした CM-RCM 法で, Sequential, Column-wise な実装がより高い性能を示した.

本研究では、一種類の問題しか扱わなかったため、今後、 様々な問題サイズでの検討が必要である. 幅広い計算機環 境に対応していくためには、Sequential/Coalesced, Row/ Column-wise の各手法を開発, 最適化していく必要がある.

特に,有限要素法等から得られるより複雑で不規則な行列に対応していくためには,本研究でも検討した記憶容量 削減型のSliced-ELL(AR-2に相当)が重要である.Sequential, Column-wise への適用も含めて更なる検討を実施して行き たい.

謝辞 本研究実施にあたって貴重な助言を頂いた成瀬彰 氏 (NVIDIA), 片桐孝洋准教授, 塙敏博特任准教授, 大島 聡史助教 (東京大学情報基盤センター) に, 謹んで感謝の 意を表する.

参考文献

1) 中島研吾,前処理付きマルチスレッド並列疎行列ソルバー, 情報処理学会研究報告(HPC-139-6) (2013).

2) 大島聡史,松本正晴,片桐孝洋,塙敏博,中島研吾,様々な 計算機環境における OpenMP/OpenACC を用いた ICCG 法の性能評 価,情報処理学会研究報告(HPC-145),(2014)

3) 東京大学情報基盤センター (スーパーコンピューティング部 門), http://www.cc.u-tokyo.ac.jp/

4) Washio, T., Maruyama, K., Osoda, T., Shimizu, F., and Doi, S., Efficient implementations of block sparse matrix operations on shared memory vector machines. Proceedings of The 4th International Conference on Supercomputing in Nuclear Applications (SNA2000) (2000)

5) Nakajima, K., Flat MPI vs. Hybrid: Evaluation of Parallel Programming Models for Preconditioned Iterative Solvers on "T2K Open Supercomputer", IEEE Proceedings of the 38th International Conference on Parallel Processing (ICPP-09), pp.73-80 (2009)

6) Nakajima, K., Optimization of Serial and Parallel Communications for Parallel Geometric Multigrid Method, Proceedings of IEEE ICPADS 2014 (in press) (2014)

7) Monakov, A., A. Lokhmotov, and A. Avetisyan, Automatically tuning sparse matrix-vector multiplication for GPU architectures, Lecture Notes in Computer Science 5952 (2010) 112-125

8) Nakajima, K., Parallel Iterative Solvers of GeoFEM with Selective Blocking Preconditioning for Nonlinear Contact Problems on the Earth Simulator, ACM/IEEE Proceedings of SC2003, (2003)