2026-03-14T20:48:20Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00237609 2025-01-19T08:49:38Z 1164:1579:11464:11703

FPGA上のメモリコントローラを用いたIn-DRAM計算の実機評価 久保, 龍哉 高前田, 伸也 FPGAコンピューティング 本研究では，商用の DRAM チップ（COTS DRAM）を用いた Processing-In-Memory（PIM）技術，特に Simultaneous Multi-Row Activation（SiMRA）を利用した多数決演算（MAJX）の性能と信頼性を分析する．COTS-DRAM PIM は，既存の DRAM チップを改変せずにインメモリ計算を実現する手法だが，その演算精度に課題がある．我々は，FPGA 上に実装したメモリコントローラを用いて実機評価を行い，以下の 3 点に焦点を当てた：(1 )入力パターンの「1」と「0」の個数差が MAJX 演算の成功率に与える影響，(2) 出力ばらつきの要因分析（コラム内分散とコラム間分散の関係），(3) 定数行の位置選択が MAJX 演算の性能に与える影響．実験の結果，入力の「1」と「0」の数が拮抗する場合や，MAJX の引数の数が多い場合に成功率が著しく低下することが明らかになった．また，成功率が低い条件下では，コラム間分散が全体の分散に占める割合が増加することが判明した．さらに，定数行の選択方法によって，コラム内分散が大きく変動することを発見した．これらの発見は，COTS-DRAM PIM システムの信頼性向上と最適化に重要な示唆を与える．本研究の成果は，次世代メモリシステム，エッジコンピューティング，機械学習アクセラレータなどの分野における COTS-DRAM PIM の実用化に貢献すると期待される． technical report 情報処理学会 2024-08-01 application/pdf 研究報告システム・アーキテクチャ（ARC） 15 2024-ARC-258 1 9 2188-8574 AN10096105 https://ipsj.ixsq.nii.ac.jp/record/237609/files/IPSJ-ARC24258015.pdf jpn