2026-03-13T04:43:10Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00234573 2025-01-19T09:45:56Z 1164:1579:11464:11617

ニューラルネットワーク計算のためのメモリ中心型可変並列性CGRAの検討 Memory-centric CGRA with variable parallelism for neural networks 堀, 篤史 新井, 文也 浅井, 哲也 安藤, 洸太 Atsushi, Hori Fumiya, Arai Tetsuya, Asai Kota, Ando メモリ管理・活用 近年ニューラルネットワークモデルは大規模化，多様化しており様々なモデルを高速に処理できる専用演算器が求められている．本研究では複数のモデルに対して最適な並列性，計算順序を選択可能な可変並列性アーキテクチャを検討する．本研究の基本的なアーキテクチャは積和演算ユニット PE とそれに付属するメモリを並べたものであり，メモリや PE の接続及びデータフローを変化させることで可変並列性を実現する CGRA アーキテクチャである．全結合層において選択可能な 5 通りの計算手順とそれに対応する接続を示した．各計算手順での演算にかかるサイクル数とデータレートを評価し，これにより要求に応じて計算手順を選択する方法を示した．さらに，必要となるメモリの物理的なサイズについて概算した． technical report 情報処理学会 2024-06-03 application/pdf 研究報告システム・アーキテクチャ（ARC） 29 2024-ARC-257 1 6 2188-8574 AN10096105 https://ipsj.ixsq.nii.ac.jp/record/234573/files/IPSJ-ARC24257029.pdf jpn