2026-03-05T11:29:20Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00231087 2025-01-19T10:52:55Z 1164:2240:11176:11408

Pythonに基づくストリーム型高位合成コンパイラの機能レベル検証の高速化 伊賀, 彰 高前田, 伸也 次世代アーキと自動最適化 近年，ムーアの法則やデナードスケーリングの崩壊により CPU の性能向上が鈍化する中，ドメイン固有アーキテクチャ (DSA) の需要が高まっている．DSA は，再構成可能デバイスの一つである FPGA を使用して開発されることが多く，従来は Verilog や VHDL などのレジスタ転送レベル (RTL) の言語が使用されてきた．だが，RTL では複雑なアルゴリズムの設計や検証には困難を極める．そのため，近年では開発のコスト削減のために高位合成が導入されるケースが増えている．本研究では，Veriloggen という Python に基づく高位合成ツールに対し，その機能の一つである Stream の新たな検証手法を提案する．本手法では，フロントエンド上の表現を用いた Python 上でのシミュレーションを行っている．この手法により，従来の Verilog シミュレーションを用いた手法と比べて大きくオーバーヘッドを削減し，約 225 倍の高速化を確認できた． technical report 情報処理学会 2023-11-28 application/pdf 研究報告ハイパフォーマンスコンピューティング（HPC） 9 2023-HPC-192 1 6 2188-8841 AN10463942 https://ipsj.ixsq.nii.ac.jp/record/231087/files/IPSJ-HPC23192009.pdf jpn