2026-06-07T07:33:32Z
https://ipsj.ixsq.nii.ac.jp/oai
oai:ipsj.ixsq.nii.ac.jp:00228891
2025-01-19T11:40:53Z
1164:2036:11089:11372
投機実行システムを用いたFPGA向け連立一次方程式ソルバーの高速化の提案
A Proposal for Acceleration of FPGA-based Linear Equation Solver using Speculative Execution System
柿根, 尚喜
周東, 裕也
窪田, 昌史
弘中, 哲夫
Naoki, Kakine
Yuya, Shuto
Atsushi, Kubota
Tetsuo, Hironaka
FPGA究理
SPICE に代表される電子回路シミュレータは実時間動作させることが難しく，高速化が望まれている．本研究ではこの高速化のために，2 つのソルバーを同時実行し，速く解けた方の解を出力するモジュールと一定時刻ごとに解を出力するバッファリングモジュールから構成される投機実行システムを提案する．入力波形が方形波である 6 段 RLCG 回路に対して，投機実行システムは最初に 214[µs] の遅延を許容することにより，ガウスジョルダン消去法と比較して最大で 1.43 倍高速なシミュレーションを実現する可能性があることが分かった．
technical report
情報処理学会
2023-11-10
application/pdf
研究報告システムとLSIの設計技術（SLDM）
24
2023-SLDM-204
1
6
2188-8639
AA11451459
https://ipsj.ixsq.nii.ac.jp/record/228891/files/IPSJ-SLDM23204024.pdf
jpn