2026-05-19T19:58:08Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00228837 2025-01-19T11:42:03Z 1164:2036:11089:11357

ビット削減を考慮したSMTVソルバによるNNA回路合成手法 清野, 恭平 山下, 茂 ポスター 量子コンピュータにおける演算の際に，環境との相互作用によって量子重ね合わせ状態が失われる量子デコヒーレンスが生じる場合がある．そのため，演算する量子ビットを隣接させる NNA（Nearest Neigbor Architecture）制約という制約が存在する．NNA 制約を満たす量子回路は NNA 回路と呼ばれる．しかし，一般に量子回路を NNA 回路に変換すると CNOT ゲート数が大幅に増加する．CNOT ゲート数が増加するとエラー率が上昇するため，量子回路を NNA 回路に変換する際に増加する CNOT ゲート数を削減することが求められる．本論文では，T ゲートの性質に着目して，ドントケアな量子ビットと，T ゲートの量子ビット間の移動を考慮し，より最適な NNA 回路設計を提案する．T ゲートは作用させる直前の量子状態が同一であれば，それまで作用させる量子ビットがどのような量子状態であっても，回路全体の動作は変わらない．また，作用させる量子状態が同一であれば，量子状態が等しい任意の量子ビットに作用させることが可能である．本論文ではこの二つを考慮することにより，従来よりもより自由度の高い NNA 回路の設計手法を提案する． technical report 情報処理学会 2023-10-31 application/pdf 研究報告システムとLSIの設計技術（SLDM） 2 2023-SLDM-203 1 3 2188-8639 AA11451459 https://ipsj.ixsq.nii.ac.jp/record/228837/files/IPSJ-SLDM23203002.pdf jpn