2026-05-20T13:00:19Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00225523 2025-01-19T12:46:53Z 1164:2822:11181:11182

RISC-V SoCにおけるSecure Bootの実装と検証の高速化に向けた評価 齊木, 昭大 大森, 侑 木村, 啓二 リアルタイムシステム・高信頼性 OS のブートプロセスの信頼性保証はコンピューターシステムの信頼性保証に極めて重要である．そこで，デジタル署名やハッシュ値を用いてブートに用いられるバイナリイメージの検証をブート時に行う Secure Boot が広く用いられている．しかしながら，検証には高コストな計算を伴うため，ハードウェアアクセラレータ等を利用しない場合に Secure Boot の処理時間が長くなる．本稿では，ハードウェアアクセラレータを持たない RISC-V SoC 上で Secure Boot を U-Boot に実装し，そのオーバーヘッドを測定した．さらに，検証プロセスの一部の並列処理による高速化を検討し評価を行った結果を報告する．評価の結果，検証はブートプロセスの 26.08% を占めることがわかった．また，4 コアによる検証処理の並列化により最大 4.51 倍の速度向上が可能なことが確認できた． technical report 情報処理学会 2023-03-16 application/pdf 研究報告組込みシステム（EMB） 16 2023-EMB-62 1 8 2188-868X AA12149313 https://ipsj.ixsq.nii.ac.jp/record/225523/files/IPSJ-EMB23062016.pdf jpn