2026-03-05T09:00:45Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00214053 2025-01-19T16:55:20Z 1164:2036:10484:10753

RISC-V を用いた畳み込みニューラルネットワーク 大城, 広輝 範, 公可 Koki, Oshiro Cong-Kha, Pham ハードウエアデザイン 近年，畳み込みニューラルネットワーク (CNN : Convolutional Neural Network) の FPGA 実装による研究が進められている．本稿では，RISC-V CPU に積和演算命令の追加及び近似乗算器の実装を提案する．提案回路では，従来の Baugh-Wooley アルゴリズムによる符号付き乗算器の代わりに CPP 乗算器を用いることで回路規模を削減している．また，乗算器の近似化を行うことで回路を簡素にしている．シミュレーション結果では，CNN 全体の実行時間を 28.6 ％削減し，乗算器の近似化により，微量ながらも全体の回路規模の削減と動作周波数の改善を行った． technical report 情報処理学会 2021-11-24 application/pdf 研究報告システムとLSIの設計技術（SLDM） 38 2021-SLDM-196 1 4 2188-8639 AA11451459 https://ipsj.ixsq.nii.ac.jp/record/214053/files/IPSJ-SLDM21196038.pdf jpn