2026-03-07T12:15:28Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00211917 2025-01-19T17:37:59Z 1164:1579:10482:10619

アルゴリズム・ハードウェア協調設計によるベイジアン畳み込みニューラルネットワークの高速化 藤原, 良樹 高前田, 伸也 ニューラルネットワーク 従来のニューラルネットワークにおける不確実性の問題を解決するために，ベイジアン畳み込みニューラルネットワーク（BCNN）が提案されている．BCNN では，重みを決定的な値ではなく分布として扱うことで，オーバーフィッティング，少量のデータでの学習，不確実性評価の問題に対処することができるようになる．しかし，BCNN の出力分布を計算するには，複数のフォワードパスを計算する必要があるため，多くの時間とエネルギーを消費してしまう．この問題を解決するため，近似アルゴリズムとハードウェアサポートを備えた新しいアルゴリズム・ハードウェア協調設計による BCNN の高速化を提案する．各層の入力の値と複数のフォワードパス間の入力の差の絶対値を観測した結果，これらの値のほとんどは，それ以外の一部の大きな値に比べて著しく小さくなることがわかった．提案アルゴリズムでは，これらの小さな値を 0 として扱い，スパースにする．このようにして抽出されたスパース性により，ほとんどの乗算を省略することができる．その結果，分類タスクでは 81.1%，回帰タスクでは 77.7% の計算の削減を実現した．さらに，アルゴリズムレベルの近似をハードウェア上でサポートするために，本アルゴリズムに特化した新しいデータフローを提案し，アルゴリズムによって抽出されたスパース性を扱うことができる新しいアクセラレータアーキテクチャ ASBNN を開発した．評価の結果，ASBNN はアルゴリズムによる計算削減を効率良く活用し，BCNN アクセラレータの素朴な実装に比べて，計算速度を 3.3 倍，エネルギー効率を 3.7 倍改善することがわかった． technical report 情報処理学会 2021-07-13 application/pdf 研究報告システム・アーキテクチャ（ARC） 19 2021-ARC-245 1 9 2188-8574 AN10096105 https://ipsj.ixsq.nii.ac.jp/record/211917/files/IPSJ-ARC21245019.pdf jpn