<?xml version='1.0' encoding='UTF-8'?>
<OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
  <responseDate>2026-03-05T20:45:24Z</responseDate>
  <request metadataPrefix="oai_dc" verb="GetRecord" identifier="oai:ipsj.ixsq.nii.ac.jp:00209239">https://ipsj.ixsq.nii.ac.jp/oai</request>
  <GetRecord>
    <record>
      <header>
        <identifier>oai:ipsj.ixsq.nii.ac.jp:00209239</identifier>
        <datestamp>2025-01-19T18:34:50Z</datestamp>
        <setSpec>1164:1579:10482:10483</setSpec>
      </header>
      <metadata>
        <oai_dc:dc xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/" xmlns="http://www.w3.org/2001/XMLSchema" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd">
          <dc:title>FDTD法による音響シミュレーションのためのストリーム計算ハードウェアの設計と評価</dc:title>
          <dc:title>Study on Design and Evaluation of Stream Processing Hardware for Sound Simulation by FDTD method</dc:title>
          <dc:creator>多田, 大希</dc:creator>
          <dc:creator>上野, 知洋</dc:creator>
          <dc:creator>小柴, 篤史</dc:creator>
          <dc:creator>佐野, 健太郎</dc:creator>
          <dc:creator>河野, 隆太</dc:creator>
          <dc:creator>井口, 寧</dc:creator>
          <dc:creator>Hiroki, Tada</dc:creator>
          <dc:creator>Tomohiro, Ueno</dc:creator>
          <dc:creator>Atsushi, Koshiba</dc:creator>
          <dc:creator>Kentaro, Sano</dc:creator>
          <dc:creator>Ryuta, Kawano</dc:creator>
          <dc:creator>Yasushi, Inoguchi</dc:creator>
          <dc:subject>HPC</dc:subject>
          <dc:description>FDTD (Finite Diﬀerence Time Domain) 法は，電磁界解析や音響シミュレーションなどに広く使用されている数値解析手法である．その FDTD 法は，タイムステップ毎で細かくセルで分割された音響空間内の音圧と音速を更新する計算手法であるため，演算量が高い．そのため，アクセラレータを用いた並列処理による高速化の研究が活発に行われている．そこで本研究では，Yee-FDTD 法の高速化のためのストリーム計算ハードウェアを SPGen とSPD を用いて FPGA (Stratix10) 上に実装した．その結果，単一の FPGA でも二つの Intel Xeon Gold 6240M を使用した時の性能を超えることが判明した．また，複数の FPGA を使用した性能評価では，FPGA 16 個を使用すると，1 [TFLOPS] を超える演算性能が達成できる可能性があることが示された．</dc:description>
          <dc:description>technical report</dc:description>
          <dc:publisher>情報処理学会</dc:publisher>
          <dc:date>2021-01-18</dc:date>
          <dc:format>application/pdf</dc:format>
          <dc:identifier>研究報告システム・アーキテクチャ（ARC）</dc:identifier>
          <dc:identifier>3</dc:identifier>
          <dc:identifier>2021-ARC-243</dc:identifier>
          <dc:identifier>1</dc:identifier>
          <dc:identifier>6</dc:identifier>
          <dc:identifier>2188-8574</dc:identifier>
          <dc:identifier>AN10096105</dc:identifier>
          <dc:identifier>https://ipsj.ixsq.nii.ac.jp/record/209239/files/IPSJ-ARC21243003.pdf</dc:identifier>
          <dc:language>jpn</dc:language>
        </oai_dc:dc>
      </metadata>
    </record>
  </GetRecord>
</OAI-PMH>
