2026-04-20T03:54:27Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00195221 2025-01-19T23:10:13Z 1164:2822:9758:9759

量子ビットのエラー情報を用いた最適化コンパイラによる量子プログラムのエラー低減手法 西尾, 真 潘, 宇路 佐藤, 貴彦 天野, 英晴 バンミーター, ロドニー 言語処理系・合成系 NISQ (Noisy, Intermediate-Scale Quantum) コンピュータにおいて有意義な計算を実行するためにはエラーの低減が必要である．我々のコンパイラ開発では，それぞれの量子ビットによってエラー率が異なることに着目し，加算器のような実世界で利用されるであろうサブルーチンの実行に成功する確率を最大化することを目指している．この論文では，まず量子ゲートをプロセッサ上で離れた位置に配置された変数に対して実行する際に，どの経路を利用するか ・ どの論理的に等価な回路を使用するかを評価するための定量的基準を定め，それを IBM の 20 量子ビットマシンの一つである Tokyo プロセッサ上でテストした．その結果，我々は一つの数字で個々のゲートの忠実性を表すことは有用ではあるものの完全な基準とはならないことを発見した．我々はこのサブシステムを用いて量子回路全体をマシンにマップするコンパイラを作成した．このコンパイラはビームサーチを用いたヒューリスティックスを採用することで，プロセッサや量子プログラムの長さに対してスケールするように設計されている．我々は，コンパイル過程全体の評価のために，加算回路をコンパイルし実機で実行したうえで KL ダイバージェンスを計算した．回路サイズがプロセッサ中に収まるサイズの量子回路については，我々のコンパイル手法はエラー情報を利用していないコンパイル手法に比べて推定成功確率が大きく，KL ダイバージェンスは小さくなることを確認した． technical report 情報処理学会 2019-03-10 application/pdf 研究報告組込みシステム（EMB） 29 2019-EMB-50 1 21 2188-868X AA12149313 https://ipsj.ixsq.nii.ac.jp/record/195221/files/IPSJ-EMB19050029.pdf jpn