2026-04-18T16:27:47Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00186509 2025-01-20T02:34:44Z 1164:2036:9343:9430

CPUプロファイル測定に基づくFPGAオフロード箇所抽出手法 Extraction of FPGA Offloading Portions based on CPU Profiling 田宮, 豊 一場, 利幸 山崎, 博信 上原, 義文 渡部, 康弘 Yutaka, Tamiya Toshiyuki, Ichiba Hironobu, Yamasaki Yoshifumi, Uehara Yasuhiro, Watanabe 計算手法と設計手法 本論文では，設計者のオフロード作業を支援するために，対象のアプリケーションから FPGA によるオフロードに向く箇所を抽出する手法を提案する．先ず，対象アプリケーションを CPU で実行し，実行時間やデータアクセス量等のプロファイルデータを測定する．アプリケーションの実行バイナリから読み込んだシンボルテーブルを用いてプロファイル測定データをマッピングすることにより，関数毎に FPGA オフロードが適切かどうかを表すオフロード判定指標を計算する．HPC アプリケーションで CPU プロファイルを実測して，本手法の有効性を確認した． This paper proposes a method to extract FPGA offloading portions from an application originally designed for CPUs. First, we execute the application on a general-purpose CPU, and records CPU profiles, such as execution times, amounts of data accesses, etc. With reading the symbol table from the application's executable binaries, we map those CPU profiles onto the functions of the application, then calculate FPGA offload indexes for each function. According to our experiments the proposed method works well for HPC applications. technical report 情報処理学会 2018-02-28 application/pdf 研究報告システムとLSIの設計技術（SLDM） 39 2018-SLDM-183 1 6 2188-8639 AA11451459 https://ipsj.ixsq.nii.ac.jp/record/186509/files/IPSJ-SLDM18183039.pdf jpn