2026-05-13T12:52:55Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00028015 2025-01-22T18:15:27Z 1164:2036:2120:2121

教育用計算機QP－DLXの開発と開発環境 Development and Design Environment of the Educational Computer System QP - DLX 岩井原, 瑞穂 山家, 陽 中川, 智水 國貞, 勝弘 斎藤, 靖彦 永浦, 渉 池, 兼次郎 中村, 秀一 山田, 哲也 村上, 和彰 安浦, 寛人 Mizuho, Iwaihara Akira, Yamaga Tomomi, Nakagawa Katuhiro, Kunisada Yasuhiko, Saitoh Wataru, Nagaura Kenjiro, Ike Shuichi, Nakamura Tetsuya, Yamada Kazuaki, Murakami Hiroto, Yasuura 計算機工学教育用32ビットRISC型マイクロプロセッサQP?DLX　(ushu　University　Education?Purpose　DLX　Microprocess)の開発プロジェクトにおける，ハードウェア記述言語SFLによる設計の過程を報告する．QP?DLXの開発環境，設計結果，CADベンチマークとしての設計データの公開，QP?DLXを用いたマイクロプロセッサ設計演習の構想について述べる． We report our design experience and design process of the developing project of QP-DLX (Kyushu University Education-Purpose DLX Microprocessor), which is a 32-bit RISC microprocessor especially suited for educating software/hardware courses. We describe design results on the hardware description language SFL, our design environments, usage of QP-DLX design data as a CAD benchmark set, and our plan for a microprocessor design course using QP-DLX. technical report 情報処理学会 1993-12-16 application/pdf 情報処理学会研究報告システムLSI設計技術（SLDM） 111(1993-SLDM-069) 1993 95 102 AA11451459 https://ipsj.ixsq.nii.ac.jp/record/28015/files/IPSJ-SLDM93069013.pdf jpn