2026-04-18T19:33:41Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00027558 2025-01-22T18:28:53Z 1164:2036:2078:2079

2入力論理セルを有するPLAのための論理合成手法 Logic Synthesis for PLA with 2 - input Logic Elements 吉田, 浩章 山岡, 寛明 池田, 誠 浅田, 邦博 Hiroaki, Yoshida Hiroaki, Yamaoka Makoto, Ikeda Kunihiro, Asada 本論文では、２入力論理セルを有する PLA のため論理合成手法を提案する。２入力論理セルを有する PLA は、ラッチ型センスアンプおよび寄生容量間の電荷分配を利用することによって高速動作および低消費電力を実現している。さらに、従来の AND/OR 平面における AND/IR セルを任意の２入力論理セルに置き換えられることが可能になっている。よって従来の PLA に比べて論理関数を効率的に実現することができる。提案手法は、新たな２入力論理関数抽出手法に基づいており、また多値論理合成やファクタリングといった既存のアルゴリズムを最大限利用しているため、簡単な実装および高速計算を可能にしている。また提案手法の例題に対する計算機実験の結果を示す。 In this paper, we present a new logic synthesis method for PLA with 2-input logic elements. A PLA with 2-input logic elements can achieve low-power dissipation and high-speed operation by using latch sense-amplifiers and a charge sharing scheme. In addition, arbitrary 2-input logic function is conveniently implemented in place of the conventional AND/OR planes. Therefore it can realize some classes of logic functions in a smaller circuit area. Since the proposed method makes full use of the existing multiple-valued logic minimization algorithms along with a new logic extraction technique for 2-input functions, it can be easily implemented and can handle practical circuits. The method has been implemened and the experimental results are presented. technical report 情報処理学会 2001-11-28 application/pdf 情報処理学会研究報告システムLSI設計技術（SLDM） 117(2001-SLDM-103) 2001 99 104 AA11451459 https://ipsj.ixsq.nii.ac.jp/record/27558/files/IPSJ-SLDM01103016.pdf jpn