2026-03-12T02:14:31Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00026962 2025-01-22T18:46:31Z 1164:2036:2043:2048

動的リコンフィギャラブルプロセッサ MuCCRA の実装 Implementation of Dynamically Reconfigurable Processor MuCCRA 中村, 拓郎 長谷川, 揚平 堤, 聡 松谷, 宏紀 Vasutan, Tunbunheng Adepu, Parimala 西村, 隆 加東勝 斎藤正太郎 佐野, 徹 関, 直臣 平井, 啓一郎 毛凱毅 天野, 英晴 Takuro, NAKAMURA Yohei, HASEGAWA Satoshi, TSUTSUMI Hiroki, MATSUTANI Vasutan, TUNBUNHENG Adepu, PARIMALA Takashi, NISHIMURA Masaru, KATO Shotaro, SAITO Toru, SANO Naomi, SEKI Keiichiro, HIRAI Mao, KAIYI Hideharu, AMANO MuCCRA(Multi-Core Configurable Reconfigurable Architecture)プロジェクトは、コンフィギャラブルな低電力マルチコア動的リコンフォギャラブルプロセッサに関するアーキテクチャ技術をチップレベルから提案、開発、解析することを目的としている。MuCCRA-1 はこの最初のプロトタイプであり、ローム社の0.18μm プロセスを用いて 5mm 角のダイ上に 4x4 の 24bit PE アレイ、乗算器 4、分散メモリ 4 を実装している。単一コアの小規模な構成であるが、コンフィギュレーションの高速化と仮想ハードウェア機構を備えており、コンテキスト数の制約を気にしないでプログラムすることが可能である。PE アレイは典型的なアイランドスタイルの構造を持ち、性能とコストのトレードオフ、電力モデルの構築等に用いることができる。 MuCCRA(Multi-Core Configurable Reconfigurable Architecture) project aims to establish architectural techniques to develop low-power multi-core configurable dynamically reconfigurable processors. MuCCRA-1, the first prototype chip in the project is implemented with Rohm's 0.18μm CMOS technology. On the 5mm-square die, 4x4 24bits-PE array, 4 multipliers and 4 distributed shared memory modules are mounted. Although it is a small single core, it provides a high speed configuration mechanism and virtual hardware mechanism to enable programming without taking care of the limitation of context number. PE array structure is a typical island-style architecture on which the trade-off between performance, power consumption and cost can be analyzed. technical report 情報処理学会 2007-01-18 application/pdf 情報処理学会研究報告システムLSI設計技術（SLDM） 2(2007-SLDM-128) 2007 97 102 AA11451459 https://ipsj.ixsq.nii.ac.jp/record/26962/files/IPSJ-SLDM07128017.pdf jpn