<?xml version='1.0' encoding='UTF-8'?>
<OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
  <responseDate>2026-04-21T23:41:35Z</responseDate>
  <request verb="GetRecord" metadataPrefix="oai_dc" identifier="oai:ipsj.ixsq.nii.ac.jp:00023520">https://ipsj.ixsq.nii.ac.jp/oai</request>
  <GetRecord>
    <record>
      <header>
        <identifier>oai:ipsj.ixsq.nii.ac.jp:00023520</identifier>
        <datestamp>2025-01-22T20:20:42Z</datestamp>
        <setSpec>1164:1579:1616:1620</setSpec>
      </header>
      <metadata>
        <oai_dc:dc xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/" xmlns="http://www.w3.org/2001/XMLSchema" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd">
          <dc:title>SCIMAにおけるメモリアクセス機構の設計と評価</dc:title>
          <dc:title>A Design and Evaluation of Memory Access Structure for SCIMA</dc:title>
          <dc:creator>大根田, 拓</dc:creator>
          <dc:creator>近藤, 正章</dc:creator>
          <dc:creator>中村, 宏</dc:creator>
          <dc:creator>Taku, Ohneda</dc:creator>
          <dc:creator>Masaaki, Kondo</dc:creator>
          <dc:creator>Hiroshi, Nakamura</dc:creator>
          <dc:description>プロセッサとメモリの性能格差の問題への対処を目的として  主にハイパフォーマンスコンピューティング分野をターゲットとしたプロセッサアーキテクチャSCIMAを提案している. SCIMAではチップ上のメモリとして従来のキャッシュに加えオンチップメモリを搭載し  オンチップメモリへのデータ転送命令として新たにpage-load/page-store命令を備える. 本稿では，SCIMAのメモリアクセス機構の評価を行なった．従来のプロセッサにおけるメモリアクセス機構とSCIMAへの拡張を施した機構をともに設計し SCIMAへの拡張が面積・遅延へ与える影響を調べた．</dc:description>
          <dc:description>The performance gap between processor and main memory is serious problem especially in high performance computing. In order to overcome this problem, we have proposed a new processor  architecture called SCIMA, which integrates software-controllable addressable memory into processor chip as a part of main memory in addition to ordinary cache. We designed a memory access unit of SCIMA which is a extension of ordinary  microprocessors. In this paper, we present its mechanism and evaluate its impact on area and clock frequency.</dc:description>
          <dc:description>technical report</dc:description>
          <dc:publisher>情報処理学会</dc:publisher>
          <dc:date>2002-03-07</dc:date>
          <dc:format>application/pdf</dc:format>
          <dc:identifier>情報処理学会研究報告計算機アーキテクチャ（ARC）</dc:identifier>
          <dc:identifier>22(2001-ARC-147)</dc:identifier>
          <dc:identifier>2002</dc:identifier>
          <dc:identifier>79</dc:identifier>
          <dc:identifier>84</dc:identifier>
          <dc:identifier>AN10096105</dc:identifier>
          <dc:identifier>https://ipsj.ixsq.nii.ac.jp/record/23520/files/IPSJ-ARC01147014.pdf</dc:identifier>
          <dc:language>jpn</dc:language>
        </oai_dc:dc>
      </metadata>
    </record>
  </GetRecord>
</OAI-PMH>
