<?xml version='1.0' encoding='UTF-8'?>
<OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
  <responseDate>2026-05-21T13:37:53Z</responseDate>
  <request verb="GetRecord" metadataPrefix="oai_dc" identifier="oai:ipsj.ixsq.nii.ac.jp:00016260">https://ipsj.ixsq.nii.ac.jp/oai</request>
  <GetRecord>
    <record>
      <header>
        <identifier>oai:ipsj.ixsq.nii.ac.jp:00016260</identifier>
        <datestamp>2025-01-22T23:57:16Z</datestamp>
        <setSpec>581:913:918</setSpec>
      </header>
      <metadata>
        <oai_dc:dc xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/" xmlns="http://www.w3.org/2001/XMLSchema" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd">
          <dc:title>SSI/MSI論理よりLSI論理への論理の再構成手法</dc:title>
          <dc:title>Logic Reorganization from SSI/MSI Logic to LSI Logic</dc:title>
          <dc:creator>田中, 千代治</dc:creator>
          <dc:creator>中村, 俊一郎</dc:creator>
          <dc:creator>村井, 真一</dc:creator>
          <dc:creator>寺井, 正幸</dc:creator>
          <dc:creator>樹下行三</dc:creator>
          <dc:creator>Chiyoji, Tanaka</dc:creator>
          <dc:creator>Shunichiro, Nakamura</dc:creator>
          <dc:creator>Shinichi, Murai</dc:creator>
          <dc:creator>Masayuki, Terai</dc:creator>
          <dc:creator>Kozo, Kinoshita</dc:creator>
          <dc:subject>論文</dc:subject>
          <dc:description>論理装置のカスタムLSI化に際し 既存のSSI/MSIの論理をLSI論理に自動的に再構成することは設計ミスやLSIのデバッグの削除など開発期間の短縮に非常に有効である.本文では 元のTTL-SSI/MSIのNAND系論理をNOR系のマスタスライスLSI論理に再構成する一般的な手法を述べ この手法に基づくプログラムを作成し ある磯種に適用して非常に有効であることを実証した.本手法は 再構成された論理を設計者が容易に理解できるよう元の論理回路構成を維持して再構成を行う方式であり このため 各SSI/MSIごとにLSIで実現可能なライブラリを準備し ライブラリによる置き換えを行い その後 不要な端子や素子の削除 この置き換えにより生じる多くのインバータのリダクション等論理の簡単化を行う方法とした.本手法では不要端子・素子の削除およびインバータリダクションが重要な部分であり このため これらのアルゴリズムを求めた.各種論理の適用結果 本文で述べる条件では 統計的に 元の回路の総ゲート数±20%程度がLSI論理のゲート数となることが解った.</dc:description>
          <dc:description>journal article</dc:description>
          <dc:date>1981-03-15</dc:date>
          <dc:format>application/pdf</dc:format>
          <dc:identifier>情報処理学会論文誌</dc:identifier>
          <dc:identifier>2</dc:identifier>
          <dc:identifier>22</dc:identifier>
          <dc:identifier>155</dc:identifier>
          <dc:identifier>164</dc:identifier>
          <dc:identifier>1882-7764</dc:identifier>
          <dc:identifier>AN00116647</dc:identifier>
          <dc:identifier>https://ipsj.ixsq.nii.ac.jp/record/16260/files/IPSJ-JNL2202010.pdf</dc:identifier>
          <dc:language>jpn</dc:language>
        </oai_dc:dc>
      </metadata>
    </record>
  </GetRecord>
</OAI-PMH>
