2026-04-20T10:42:44Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00013797 2025-01-23T01:04:26Z 581:755:758

画像理解のための並列アーキテクチャ 再帰トーラス結合アーキテクチャにおける並列対象認識のためのデータレベル並列プロセスの構成 Designing Data Level Parallel Processes for Object Recognition on Recursive Torus Architecture 松山, 隆司 浅田, 尚紀 青山, 正人 浅津, 英樹 Takashi, Matsuyama Naoki, Asada Masahito, Aoyama Hideki, Asazu 特集：画像の認識・理解シンポジウムMIRU'94 本論文では、我々が開発中の並列画像理解用計算機RTA/1上でデータレベル並列処理を実現する方法について述べ、ボトムアップ解析による対象認識過程を効率的な並列プロセスの組み合わせとして構成できることを示す。RTA/1は先に提案した再帰トーラス結合アーキテクチャに基づいて設計したMIMD型分敵メモリ並列計算機で、PE（Processing　Element）群によって構成される2次元トーラスの再帰的分割・統合を最大の特徴としている。論文の前半では、データセット（要素データの集合）に対する演算を丑つの基本演算バターンに分類整理し、その並列化がデータセットと処理関数の分割および複写、SPMD（SingIeProgramMuItipleData）型およびMPSD（Multip1e Programs Sing1e Data）型の並列関数適用および並列バイプライン処理の5種類の機能によって実現できることを示す。すなわち、ここでは五つの基本演算パターンを並列実行することによりデータレベル並列処理が実現でき、並列化された演算バターン（並列プロセス）を組み合わせることにより、複雑な並列処理過程が構成できると考える、こうした考えに基づき論文では、RTA/1上でのデータレベル並列処理の実現法を検討し、エッジ検出、Hough変換、Geometric Hashingを用いた対象認識過程をデータレベル並列プロセスの組み合わせとして設計する。 journal article 1995-10-15 application/pdf 情報処理学会論文誌 10 36 2310 2320 1882-7764 AN00116647 https://ipsj.ixsq.nii.ac.jp/record/13797/files/IPSJ-JNL3610010.pdf jpn