2026-03-13T06:03:01Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00238240 2025-01-19T08:37:41Z 6164:6165:7651:11699

低温・低電圧動作によるCMOSインバータの3値論理特性 冨永, 孝太郎 松尾, 亮祐 御堂, 義博 三浦, 典之 新谷, 道広 塩見, 準 回路設計 低温・低電圧環境で CMOS インバータを動作させた際に通常の CMOS インバータの出力特性（2 値論理動作）とは異なる 3 値論理動作が観測されることを示す．低温下ではサブスレッショルド係数が小さくなることで，サブスレッショルドリーク電流がほぼゼロになる．低電圧動作時に中間的な電圧を入力すると，CMOS インバータのトランジスタが両方ともオフ状態となり，ゲートリーク電流を介して CMOS インバータの入力と出力が導通する．その結果 CMOS インバータの出力が 3 値論理特性を示す．商用 65nm プロセスを用いた実験でこの 3 値論理特性を確認した．この特性を活用し，3 値を保持するメモリセルの実現可能性を議論する． 情報処理学会 2024-08-21 jpn conference paper https://ipsj.ixsq.nii.ac.jp/records/238240 DAシンポジウム2024論文集 2024 100 105 https://ipsj.ixsq.nii.ac.jp/record/238240/files/IPSJ-DAS2024016.pdf application/pdf 1.8 MB 2026-08-21