<?xml version='1.0' encoding='UTF-8'?>
<OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
  <responseDate>2026-04-19T18:43:25Z</responseDate>
  <request verb="GetRecord" metadataPrefix="jpcoar_1.0" identifier="oai:ipsj.ixsq.nii.ac.jp:00237603">https://ipsj.ixsq.nii.ac.jp/oai</request>
  <GetRecord>
    <record>
      <header>
        <identifier>oai:ipsj.ixsq.nii.ac.jp:00237603</identifier>
        <datestamp>2025-01-19T08:49:45Z</datestamp>
        <setSpec>1164:1579:11464:11703</setSpec>
      </header>
      <metadata>
        <jpcoar:jpcoar xmlns:datacite="https://schema.datacite.org/meta/kernel-4/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:dcndl="http://ndl.go.jp/dcndl/terms/" xmlns:dcterms="http://purl.org/dc/terms/" xmlns:jpcoar="https://github.com/JPCOAR/schema/blob/master/1.0/" xmlns:oaire="http://namespace.openaire.eu/schema/oaire/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:rioxxterms="http://www.rioxx.net/schema/v2.0/rioxxterms/" xmlns:xs="http://www.w3.org/2001/XMLSchema" xmlns="https://github.com/JPCOAR/schema/blob/master/1.0/" xsi:schemaLocation="https://github.com/JPCOAR/schema/blob/master/1.0/jpcoar_scm.xsd">
          <dc:title>光再構成型ゲートアレイVLSIにおけるスイッチングマトリクスを利用したクロック分配法</dc:title>
          <dc:title xml:lang="en">Clock distribution method exploiting switching matrices on an optically reconﬁgurable gate array VLSI</dc:title>
          <jpcoar:creator>
            <jpcoar:creatorName>小倉, 歩武</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>渡邊, 実</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>渡邊, 誠也</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName xml:lang="en">Ayumu, Ogura</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName xml:lang="en">Minoru, Watanabe</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName xml:lang="en">Nobuya, Watanabe</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:subject subjectScheme="Other">ハードウェア設計・デバイス技術</jpcoar:subject>
          <datacite:description descriptionType="Other">大規模集積回路（VLSI）は放射線に脆弱であり，宇宙空間や原子力発電所などの強放射線環境下において常に放射線によるダメージを受ける．そこで我々は光並列構成法を用いることで放射線耐性を高めた光再構成型ゲートアレイを研究開発している．光再構成型ゲートアレイでは光並列再構成法を用いることで構成回路の放射線耐性を高めているが，構成後のゲートアレイの機能はこれまでの FPGA と同じであり，クロック分配を行うクロック・ツリーが放射線に対して脆弱であるという問題点があった．そこで，我々はクロック分配をより強力に冗長化するために，スイッチングマトリクス経由による新しいクロック分配法を提案する．同時に，クロックスキューの問題を解決するために光再構成型ゲートアレイ VLSI に 2 相クロック信号で動作するフリップフロップを導入した．本稿では，スイッチングマトリクスを利用したクロック分配を可能にする光再構成型ゲートアレイ VLSI の詳細と，新しいクロック分配法を適用した 4 ビットカウンタ回路の実装例について報告する．</datacite:description>
          <datacite:description descriptionType="Other">Very large-scale Integrations (VLSIs) are vulnerable to radiation. VLSIs located in high radiation environments such as space environment and nuclear power plants are constantly damaged by radiation. Therefore, we have been developing radiation-hardened optically reconﬁgurable gate arrays. Although the conﬁguration circuit on the radiation-hardened optically reconﬁgurable gate arrays is strong for radiation by introducing optical parallel conﬁguration architecture, the structure of the programmable gate array is same as that of FPGAs. Clock distribution was a weak point. If the root of a clock tree is broken by radiation, the gate array cannot work. Therefore, we propose a new clock distribution method through switching matrices using two-phase clock ﬂip-ﬂops. This paper presents a new optically reconﬁgurable gate array VLSI with two-phase clock ﬂip-ﬂops and the clock distribution demonstration results for a 4-bit counter circuit implemented onto the optically reconﬁgurable gate array VLSI.</datacite:description>
          <dc:publisher xml:lang="ja">情報処理学会</dc:publisher>
          <datacite:date dateType="Issued">2024-08-01</datacite:date>
          <dc:language>jpn</dc:language>
          <dc:type rdf:resource="http://purl.org/coar/resource_type/c_18gh">technical report</dc:type>
          <jpcoar:identifier identifierType="URI">https://ipsj.ixsq.nii.ac.jp/records/237603</jpcoar:identifier>
          <jpcoar:sourceIdentifier identifierType="ISSN">2188-8574</jpcoar:sourceIdentifier>
          <jpcoar:sourceIdentifier identifierType="NCID">AN10096105</jpcoar:sourceIdentifier>
          <jpcoar:sourceTitle>研究報告システム・アーキテクチャ（ARC）</jpcoar:sourceTitle>
          <jpcoar:volume>2024-ARC-258</jpcoar:volume>
          <jpcoar:issue>9</jpcoar:issue>
          <jpcoar:pageStart>1</jpcoar:pageStart>
          <jpcoar:pageEnd>9</jpcoar:pageEnd>
          <jpcoar:file>
            <jpcoar:URI label="IPSJ-ARC24258009.pdf">https://ipsj.ixsq.nii.ac.jp/record/237603/files/IPSJ-ARC24258009.pdf</jpcoar:URI>
            <jpcoar:mimeType>application/pdf</jpcoar:mimeType>
            <jpcoar:extent>1.3 MB</jpcoar:extent>
          </jpcoar:file>
        </jpcoar:jpcoar>
      </metadata>
    </record>
  </GetRecord>
</OAI-PMH>
