<?xml version='1.0' encoding='UTF-8'?>
<OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
  <responseDate>2026-05-19T21:48:33Z</responseDate>
  <request verb="GetRecord" metadataPrefix="jpcoar_1.0" identifier="oai:ipsj.ixsq.nii.ac.jp:00233413">https://ipsj.ixsq.nii.ac.jp/oai</request>
  <GetRecord>
    <record>
      <header>
        <identifier>oai:ipsj.ixsq.nii.ac.jp:00233413</identifier>
        <datestamp>2025-01-19T10:06:23Z</datestamp>
        <setSpec>1164:1579:11464:11527</setSpec>
      </header>
      <metadata>
        <jpcoar:jpcoar xmlns:datacite="https://schema.datacite.org/meta/kernel-4/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:dcndl="http://ndl.go.jp/dcndl/terms/" xmlns:dcterms="http://purl.org/dc/terms/" xmlns:jpcoar="https://github.com/JPCOAR/schema/blob/master/1.0/" xmlns:oaire="http://namespace.openaire.eu/schema/oaire/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:rioxxterms="http://www.rioxx.net/schema/v2.0/rioxxterms/" xmlns:xs="http://www.w3.org/2001/XMLSchema" xmlns="https://github.com/JPCOAR/schema/blob/master/1.0/" xsi:schemaLocation="https://github.com/JPCOAR/schema/blob/master/1.0/jpcoar_scm.xsd">
          <dc:title>計算品質を考慮した適者生存戦略に基づき近似計算の品質検証を高速化するファジングテスト手法</dc:title>
          <jpcoar:creator>
            <jpcoar:creatorName>本多, 佑成</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>増田, 豊</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>石原, 亨</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:subject subjectScheme="Other">回路・システム設計</jpcoar:subject>
          <datacite:description descriptionType="Other">近似計算 (Approximate Computing; AC) は計算方法に近似を導入する計算パラダイムであり，消費電力や回路面積を削減できる技術として特に有望視されている．本研究では，計算結果の品質 (以下，計算品質) に対して目標値を付与し，その目標値を満足するという制約 (以下，計算品質の制約) 下で近似を適用する AC 回路設計手法に的を絞る．本研究では，「計算品質の制約を違反させる入力パタンが存在しないか検証すること」を品質検証と定義する．品質検証を精度よく高速に実施することは，AC 回路の信頼性を保証するために必要不可欠である．本研究では，AC 回路の品質検証を加速化するファジングテスト法を提案する．ファジングは「入力パタンの変異，テスト対象上での実行，および，変異対象のパタン選別」を繰り返すテスト手法であり，予期しない計算結果や異常動作を引き起こす入力パタンの発見に対して好適性を持つ．提案手法の要となる適者生存戦略では，変異前と変異後のパタンの集合から計算品質の低いパタン組を選別し，計算品質のより低いパタンを段階的に変異対象に取り込む．制約付きランダムテストおよび既存の品質検証手法との比較実験を実施したところ，提案手法が計算品質の低い結果を生み出す入力パタンをより効率的に発見できることを実験的に確認した．</datacite:description>
          <dc:publisher xml:lang="ja">情報処理学会</dc:publisher>
          <datacite:date dateType="Issued">2024-03-14</datacite:date>
          <dc:language>jpn</dc:language>
          <dc:type rdf:resource="http://purl.org/coar/resource_type/c_18gh">technical report</dc:type>
          <jpcoar:identifier identifierType="URI">https://ipsj.ixsq.nii.ac.jp/records/233413</jpcoar:identifier>
          <jpcoar:sourceIdentifier identifierType="ISSN">2188-8574</jpcoar:sourceIdentifier>
          <jpcoar:sourceIdentifier identifierType="NCID">AN10096105</jpcoar:sourceIdentifier>
          <jpcoar:sourceTitle>研究報告システム・アーキテクチャ（ARC）</jpcoar:sourceTitle>
          <jpcoar:volume>2024-ARC-256</jpcoar:volume>
          <jpcoar:issue>28</jpcoar:issue>
          <jpcoar:pageStart>1</jpcoar:pageStart>
          <jpcoar:pageEnd>8</jpcoar:pageEnd>
          <jpcoar:file>
            <jpcoar:URI label="IPSJ-ARC24256028.pdf">https://ipsj.ixsq.nii.ac.jp/record/233413/files/IPSJ-ARC24256028.pdf</jpcoar:URI>
            <jpcoar:mimeType>application/pdf</jpcoar:mimeType>
            <jpcoar:extent>2.4 MB</jpcoar:extent>
            <datacite:date dateType="Available">2026-03-14</datacite:date>
          </jpcoar:file>
        </jpcoar:jpcoar>
      </metadata>
    </record>
  </GetRecord>
</OAI-PMH>
