2026-04-18T22:22:39Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00217171 2025-01-19T15:35:47Z 1164:2036:10820:10893

アドレスとタイミングの予測を分離したデータプリフェッチャ 小泉, 透 中村, 朋生 出川, 祐也 入江, 英嗣 坂井, 修一 塩谷, 亮太 メモリ・アーキテクチャ プリフェッチはキャッシュミスを削減することでプロセッサの性能を向上させる技術である．既存のプリフェッチャの多くは，メモリレイテンシを隠蔽できるよう，デマンドアクセスより十分早くプリフェッチを発行することに焦点を当てていた．しかし，プリフェッチがデマンドアクセスより早すぎると，プリフェッチしたラインが利用前にキャッシュから追い出されてしまい，性能向上につなげることができない．我々は既存のプリフェッチャがそのような早すぎるプリフェッチを多く発行しており，そこに大きな性能向上の機会があることを見出した．この観察に基づき，我々はプリフェッチすべきタイミング自体をアドレス予測と分離して行うプリフェッチャ T-SKID を提案する．T-SKID は既存のプリフェッチャのように十分早くプリフェッチを発行することに加え，必要であれば適切なタイミングまでプリフェッチの発行を遅らせることができる．SPEC CPU 2017 を用いたシミュレーションにより T-SKID を評価したところ，最新のプリフェッチャ IPCP と比べてシングルコア性能で 1.5%，マルチコア性能で 5.6% 高い性能を得た． 情報処理学会 2022-03-03 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/217171 2188-8639 AA11451459 研究報告システムとLSIの設計技術（SLDM） 2022-SLDM-198 17 1 8 https://ipsj.ixsq.nii.ac.jp/record/217171/files/IPSJ-SLDM22198017.pdf application/pdf 2.3 MB 2024-03-03