<?xml version='1.0' encoding='UTF-8'?>
<OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
  <responseDate>2026-06-07T08:05:48Z</responseDate>
  <request metadataPrefix="jpcoar_1.0" verb="GetRecord" identifier="oai:ipsj.ixsq.nii.ac.jp:00216075">https://ipsj.ixsq.nii.ac.jp/oai</request>
  <GetRecord>
    <record>
      <header>
        <identifier>oai:ipsj.ixsq.nii.ac.jp:00216075</identifier>
        <datestamp>2025-01-19T15:56:28Z</datestamp>
        <setSpec>1164:2036:10820:10821</setSpec>
      </header>
      <metadata>
        <jpcoar:jpcoar xmlns:datacite="https://schema.datacite.org/meta/kernel-4/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:dcndl="http://ndl.go.jp/dcndl/terms/" xmlns:dcterms="http://purl.org/dc/terms/" xmlns:jpcoar="https://github.com/JPCOAR/schema/blob/master/1.0/" xmlns:oaire="http://namespace.openaire.eu/schema/oaire/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:rioxxterms="http://www.rioxx.net/schema/v2.0/rioxxterms/" xmlns:xs="http://www.w3.org/2001/XMLSchema" xmlns="https://github.com/JPCOAR/schema/blob/master/1.0/" xsi:schemaLocation="https://github.com/JPCOAR/schema/blob/master/1.0/jpcoar_scm.xsd">
          <dc:title>FPGAを用いたリアルタイムステレオマッチングシステムの構築</dc:title>
          <dc:title xml:lang="en">An Implementation of a Real-time Stereo Matching System on FPGA</dc:title>
          <jpcoar:creator>
            <jpcoar:creatorName>ウェイ, カイジ</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>久野, 祐輝</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>新井, 正敏</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>天野, 英晴</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName xml:lang="en">Kaijie, Wei</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName xml:lang="en">Yuki, Kuno</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName xml:lang="en">Masashi, Arai</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName xml:lang="en">Hideharu, Amano</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:subject subjectScheme="Other">アプリケーション</jpcoar:subject>
          <datacite:description descriptionType="Other">三次元データを自動運転システムにおいて利用するために，リアルタイムでデータを処理する必要があり，デプスマップが広く使われている．コンピュータビションの分野では，デプスマップを生成するために，様々なアル ゴリズムが開発されたが，中でもステレオマッチングが広く用いられている．FPGA のプラットフォームは，性能と消費電力の点で優れており，本研究は Zynq Ultrascale+ を用いた M-KUBOS ボード上に，このアルゴリズムを実装した．設計環境としては，今後のシステムのメインテナンスを考慮し，Vitis HLS を採用した．実装したステレオマッチング IP は 5 つのモジュールから構成され，その間を AXI ストリームでデータを流す．この実装法により，性能を向上するだけでなく，リソース消費量も抑制することができる．各モジュールで入力されたデータから自動的に必要 ビットサイズを検知することで，さらに性能を上げ，リソース消費量を抑制できる．Vitis HLS 2020.1 の結果により，1920 × 1080 のイメージについて，構築したシステムはおよそ 45.45fps が達成できた．リアルタイムでステレオマッチングが可能であり，GPU Tegra X2 の結果と比べ，1.28 倍の高速化を達成した．</datacite:description>
          <datacite:description descriptionType="Other">To make full use of stereo data in autonomous driving system, the techniques to generate depth-map in real-time are necessary for the users. Semi-Global Matching(SGM) has been widely accepted to derive depth information in the field of computer vision. Generally, GPU is always an acceptable choice to meet the requirements of real-time. However, the high energy and resource consumption on GPU brings a burden on edge devices. Thus, FPGA has been a promising platform for its benefit of energy efficiency and high-speed performance. With considering the maintenance, we choose Vitis HLS 2020.1 as our tool and achieve 45.45 fps on the input source of 1920 × 1080, which is 1.28× faster than the performance on GPU Tegra X2.</datacite:description>
          <dc:publisher xml:lang="ja">情報処理学会</dc:publisher>
          <datacite:date dateType="Issued">2022-01-17</datacite:date>
          <dc:language>jpn</dc:language>
          <dc:type rdf:resource="http://purl.org/coar/resource_type/c_18gh">technical report</dc:type>
          <jpcoar:identifier identifierType="URI">https://ipsj.ixsq.nii.ac.jp/records/216075</jpcoar:identifier>
          <jpcoar:sourceIdentifier identifierType="ISSN">2188-8639</jpcoar:sourceIdentifier>
          <jpcoar:sourceIdentifier identifierType="NCID">AA11451459</jpcoar:sourceIdentifier>
          <jpcoar:sourceTitle>研究報告システムとLSIの設計技術（SLDM）</jpcoar:sourceTitle>
          <jpcoar:volume>2022-SLDM-197</jpcoar:volume>
          <jpcoar:issue>18</jpcoar:issue>
          <jpcoar:pageStart>1</jpcoar:pageStart>
          <jpcoar:pageEnd>6</jpcoar:pageEnd>
          <jpcoar:file>
            <jpcoar:URI label="IPSJ-SLDM22197018.pdf">https://ipsj.ixsq.nii.ac.jp/record/216075/files/IPSJ-SLDM22197018.pdf</jpcoar:URI>
            <jpcoar:mimeType>application/pdf</jpcoar:mimeType>
            <jpcoar:extent>2.1 MB</jpcoar:extent>
          </jpcoar:file>
        </jpcoar:jpcoar>
      </metadata>
    </record>
  </GetRecord>
</OAI-PMH>
