2026-05-12T10:09:39Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00214028 2025-01-19T16:55:50Z 1164:2036:10484:10753

デュアルモードSAR ADCを用いた電源ノイズ解析攻撃の検知手法の考案 A Dual-mode SAR ADC to Detect Power Analysis Attack 弘原海, 拓也 三木, 拓司 永田, 真 Takuya, Wadatsumi Takuji, Miki Makoto, Nagata ハードウェアセキュリティ IoT 機器が悪意のある攻撃者の標的として脅威に晒されている．そこで，電源ラインに対する意図的な機器挿入に起因するインピーダンスの変化をオンチップモニタ回路 (OCM) で取得した電源ノイズ波形から読み取 ることで異常の検知及び診断を可能とするフローを提案する．65nm CMOS プロセスでテストチップを作成し，電源ラインに挿入した微小な抵抗および容量による電源ノイズ波形の変動を定量的に示し，実際の攻撃としてあり得る電圧プローブの挿入を検知出来ることを示した． Distributed IoT devices are exposed to unexpected interferences by physical accesses by malicious attackers. An on-chip noise monitor using a dual-mode ADC is developed to detect the insertion of off-chip components as malicious attempts of power noise measurement attacks. Fabricated in 65 nm CMOS, the on-chip noise monitor is examined for the detectability of series resistor, parallel capacitors and voltage probe that are intentionally inserted on power lines. 情報処理学会 2021-11-24 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/214028 2188-8639 AA11451459 研究報告システムとLSIの設計技術（SLDM） 2021-SLDM-196 19 1 5 https://ipsj.ixsq.nii.ac.jp/record/214028/files/IPSJ-SLDM21196019.pdf application/pdf 2.8 MB