<?xml version='1.0' encoding='UTF-8'?>
<OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
  <responseDate>2026-04-22T12:17:29Z</responseDate>
  <request verb="GetRecord" metadataPrefix="jpcoar_1.0" identifier="oai:ipsj.ixsq.nii.ac.jp:00210004">https://ipsj.ixsq.nii.ac.jp/oai</request>
  <GetRecord>
    <record>
      <header>
        <identifier>oai:ipsj.ixsq.nii.ac.jp:00210004</identifier>
        <datestamp>2025-01-19T18:18:39Z</datestamp>
        <setSpec>1164:2240:10556:10557</setSpec>
      </header>
      <metadata>
        <jpcoar:jpcoar xmlns:datacite="https://schema.datacite.org/meta/kernel-4/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:dcndl="http://ndl.go.jp/dcndl/terms/" xmlns:dcterms="http://purl.org/dc/terms/" xmlns:jpcoar="https://github.com/JPCOAR/schema/blob/master/1.0/" xmlns:oaire="http://namespace.openaire.eu/schema/oaire/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:rioxxterms="http://www.rioxx.net/schema/v2.0/rioxxterms/" xmlns:xs="http://www.w3.org/2001/XMLSchema" xmlns="https://github.com/JPCOAR/schema/blob/master/1.0/" xsi:schemaLocation="https://github.com/JPCOAR/schema/blob/master/1.0/jpcoar_scm.xsd">
          <dc:title>HBM2メモリを持つFPGAボードの性能評価</dc:title>
          <jpcoar:creator>
            <jpcoar:creatorName>藤田, 典久</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>小林, 諒平</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>山口, 佳樹</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>朴, 泰祐</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:subject subjectScheme="Other">性能評価</jpcoar:subject>
          <datacite:description descriptionType="Other">近年，高位合成（High Level Synthesis: HLS）と呼ばれる技術が発展してきており，Field Programmable Gate Array（FPGA）開発の障壁が低下しつつある．しかしながら，FPGA の持つメモリ帯域は他のアクセラレータと比べて低く，HPC 分野で FPGA を利用する際の障壁となることがあった．しかし，High Bandwidth Memory 2（HBM2）を搭載した FPGA チップがベンダーからリリースされ始めており，最大で 512GB/s のメモリ帯域を有する．依然として，Graphics Processing Unit（GPU）のアクセラレータと比べると，1/4 倍性能の開きがあるものの，性能が一桁以上違うという状況からは改善しつつある．本稿では，Intel Stratix10 FPGA に搭載された HBM2 メモリの性能評価および HPC アプリケーションに適用する手法について述べる．</datacite:description>
          <dc:publisher xml:lang="ja">情報処理学会</dc:publisher>
          <datacite:date dateType="Issued">2021-03-08</datacite:date>
          <dc:language>jpn</dc:language>
          <dc:type rdf:resource="http://purl.org/coar/resource_type/c_18gh">technical report</dc:type>
          <jpcoar:identifier identifierType="URI">https://ipsj.ixsq.nii.ac.jp/records/210004</jpcoar:identifier>
          <jpcoar:sourceIdentifier identifierType="ISSN">2188-8841</jpcoar:sourceIdentifier>
          <jpcoar:sourceIdentifier identifierType="NCID">AN10463942</jpcoar:sourceIdentifier>
          <jpcoar:sourceTitle>研究報告ハイパフォーマンスコンピューティング（HPC）</jpcoar:sourceTitle>
          <jpcoar:volume>2021-HPC-178</jpcoar:volume>
          <jpcoar:issue>6</jpcoar:issue>
          <jpcoar:pageStart>1</jpcoar:pageStart>
          <jpcoar:pageEnd>8</jpcoar:pageEnd>
          <jpcoar:file>
            <jpcoar:URI label="IPSJ-HPC21178006.pdf">https://ipsj.ixsq.nii.ac.jp/record/210004/files/IPSJ-HPC21178006.pdf</jpcoar:URI>
            <jpcoar:mimeType>application/pdf</jpcoar:mimeType>
            <jpcoar:extent>1.4 MB</jpcoar:extent>
            <datacite:date dateType="Available">2023-03-08</datacite:date>
          </jpcoar:file>
        </jpcoar:jpcoar>
      </metadata>
    </record>
  </GetRecord>
</OAI-PMH>
