2026-03-07T23:53:23Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00203299 2025-01-19T20:35:52Z 1164:2036:10071:10144

リソース制約条件を考盧した多目的最適化による高位合成関数型言語を用いた粗粒度並列性抽出のアプローチ HLS by multi-objective optimization under resource constraints Approach to extracting coarse-grained parallelism using functional language 濱崎, 福平 山崎, 徹郎 塩谷, 亮太 小泉, 賢一 手塚, 宏史 稲葉, 真理 Fukuhei, Hamazaki Tetsuro, Yamazaki Ryota, Shioya Kenichi, Koizumi Hiroshi, Tezuka Mary, Inaba FPGAと高位合成 回路の知識を持たないエンジニアにとって，時間，リソース，消費電力など，トレードオフとなる要素を考慮した最適化を効率よく行うことは難しい．本稿では粗粒度並列性を利用して自動最適化を行う新たな高位合成シ ステムを提案する．関数型言語が持つ非破壊性を利用することで，並列実行可能なコードブロックすなわち粗粒度の並列性を抽出し，リソースを制約条件，時間と消費電力を目的関数とした多目的最適化問題を解くことで並列度を決定する．本稿のシステムは，データフローグラフが分岐しないという制限付きで実装した．システムの検証として，複数の FPGA を対象に，デバイスの制約条件下で最適な回路を合成する実験を行った．その結果，時間と消費電力にどの程度重点をおくかで最適な回路とデバイスが異なることを確認した． For engineers who are not familiar with circuits, it is difficult to optimize circuit considering trade-off factors such as latency, hardware resources, and power consumption. In this research, we proposed a new HLS system, which utilizes coarse-grained parallelism. It extracts parallel code blocks and determines parallelism of each block by solving multi-objective optimization problems. We implemented under the condition that there is no branch in the data flow graph. We conducted experiments to synthesize an optimal circuit under device constraints. As a result, we confirmed that the optimal device and circuit differed depending on how much emphasis was placed on time and power consumption. 情報処理学会 2020-02-20 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/203299 2188-8639 AA11451459 研究報告システムとLSIの設計技術（SLDM） 2020-SLDM-191 16 1 6 https://ipsj.ixsq.nii.ac.jp/record/203299/files/IPSJ-SLDM20191016.pdf application/pdf 1.4 MB