<?xml version='1.0' encoding='UTF-8'?>
<OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
  <responseDate>2026-04-21T20:15:41Z</responseDate>
  <request verb="GetRecord" metadataPrefix="jpcoar_1.0" identifier="oai:ipsj.ixsq.nii.ac.jp:00196140">https://ipsj.ixsq.nii.ac.jp/oai</request>
  <GetRecord>
    <record>
      <header>
        <identifier>oai:ipsj.ixsq.nii.ac.jp:00196140</identifier>
        <datestamp>2025-01-19T22:50:18Z</datestamp>
        <setSpec>6504:9795:9812</setSpec>
      </header>
      <metadata>
        <jpcoar:jpcoar xmlns:datacite="https://schema.datacite.org/meta/kernel-4/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:dcndl="http://ndl.go.jp/dcndl/terms/" xmlns:dcterms="http://purl.org/dc/terms/" xmlns:jpcoar="https://github.com/JPCOAR/schema/blob/master/1.0/" xmlns:oaire="http://namespace.openaire.eu/schema/oaire/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:rioxxterms="http://www.rioxx.net/schema/v2.0/rioxxterms/" xmlns:xs="http://www.w3.org/2001/XMLSchema" xmlns="https://github.com/JPCOAR/schema/blob/master/1.0/" xsi:schemaLocation="https://github.com/JPCOAR/schema/blob/master/1.0/jpcoar_scm.xsd">
          <dc:title>複数のFPGAボードを使用したFPGA間データ通信に関する検討</dc:title>
          <jpcoar:creator>
            <jpcoar:creatorName>古市, 晃久</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>深瀬, 尚久</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>半田, 寛信</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:creator>
            <jpcoar:creatorName>三浦, 康之</jpcoar:creatorName>
          </jpcoar:creator>
          <jpcoar:subject subjectScheme="Other">コンピュータシステム</jpcoar:subject>
          <datacite:description descriptionType="Other">近年では、次世代の研究資源としてFPGAボードを複数搭載しているFPGAクラスタが注目されている。FPGAとは、用途に応じた内部にある電子回路の構成を変更する事の出来るLSIの一種で、高速な演算処理が可能な事で、各種電子機器で用いられている。例えば、センサからの情報を高速に演算処理する為に、検査装置や制御装置で使用されたりしている。本研究では、 FPGAボードを2個使用し、ボード間の通信を行えるようにする。2個のFPGAボードを使用し、FPGAボード間同士のデータの入出力を行い、その後、FIFOメモリを2個、搭載した際の動作確認を行う。FPGAボード間の通信は、IDEケーブルを使用するものとする。結果として、IDEケーブルを通した通信が可能となったので報告する。</datacite:description>
          <dc:publisher xml:lang="ja">情報処理学会</dc:publisher>
          <datacite:date dateType="Issued">2019-02-28</datacite:date>
          <dc:language>jpn</dc:language>
          <dc:type rdf:resource="http://purl.org/coar/resource_type/c_5794">conference paper</dc:type>
          <jpcoar:identifier identifierType="URI">https://ipsj.ixsq.nii.ac.jp/records/196140</jpcoar:identifier>
          <jpcoar:sourceIdentifier identifierType="NCID">AN00349328</jpcoar:sourceIdentifier>
          <jpcoar:sourceTitle>第81回全国大会講演論文集</jpcoar:sourceTitle>
          <jpcoar:volume>2019</jpcoar:volume>
          <jpcoar:issue>1</jpcoar:issue>
          <jpcoar:pageStart>55</jpcoar:pageStart>
          <jpcoar:pageEnd>56</jpcoar:pageEnd>
          <jpcoar:file>
            <jpcoar:URI label="IPSJ-Z81-2L-05.pdf">https://ipsj.ixsq.nii.ac.jp/record/196140/files/IPSJ-Z81-2L-05.pdf</jpcoar:URI>
            <jpcoar:mimeType>application/pdf</jpcoar:mimeType>
            <jpcoar:extent>551.7 kB</jpcoar:extent>
            <datacite:date dateType="Available">2019-05-27</datacite:date>
          </jpcoar:file>
        </jpcoar:jpcoar>
      </metadata>
    </record>
  </GetRecord>
</OAI-PMH>
