2026-04-19T01:54:15Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00185210 2025-01-20T03:03:03Z 1164:2036:7856:9345

誘導結合型三次元積層マルチコアプロセッサにおけるキャッシュ間通信手法の検討 A Cache to Cache Communication Strategy for Wireless 3D Multi-Core Processors 松村, 正隆 近藤, 正章 松谷, 宏紀 和田, 康孝 本多, 弘樹 Masataka, Matsumura Masaaki, Kondo Hiroki, Matsutani Yasutaka, Wada Hiroki, Honda リアルタイム処理 近年，半導体技術の進歩により Network-on-Chip(NoC） の三次元化が可能となった．特に積層したチップ間をコイルによってワイヤレスに接続する誘導結合型三次元積層 （ThruChip Interface：以下 TCI） は，三次元積層技術の主流である Through-Silicon Via(TSV） と比較して低コストで高い柔軟性を持つために注目されている．また，TCI は通信経路上にチップの集積回路等があっても通信が可能なため，チップのどこにでも配置が可能という大きな特徴がある．本稿では TCI の特徴を生かし，垂直方向の通信をルータのみに限らず，キャッシュ間でも行う通信手法を検討する．キャッシュ面積はルータに比して大きく，その分伝送用コイル数を多く敷設できるために高速な通信が可能となる．この手法を実装した三次元 NoC をシミュレータにより評価し，性能について従来の三次元 NoC と比較した．その結果，従来の三次元 NoC に対して実行時間を平均 5.6％短縮できることがわかった． The inductive-coupling 3D chip stacking technique has several advantages over TSV-based 3D stacking. For example, its manufacturing cost is less expensive than TSV-based stacking. Moreover, inductive coupling coils can be placed on top of logic gates. Making good use of this feature, we investigate a cache to cache communication mechanism to improve manycore processor performance. We evaluate the proposed mechanism with a manycore simulator and results reveal that it improves performance by 5.6% on average compared to a conventional router-based 3D stacked manycore processor. 情報処理学会 2015-01-22 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/185210 2188-8639 AA11451459 研究報告システムとLSIの設計技術（SLDM） 2015-SLDM-169 43 1 6 https://ipsj.ixsq.nii.ac.jp/record/185210/files/IPSJ-SLDM15169043.pdf application/pdf 812.9 kB