2026-04-14T15:47:35Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00178910 2025-01-20T04:56:54Z 1164:1579:9047:9165

パケット処理キャッシュにおける送信元IPアドレスに着目したミス削減手法に関する初期検討 八巻, 隼人 愛甲, 達也 三輪, 忍 本多, 弘樹 分散システム 通信量の爆発的増加が予想される今後のインターネットにおいて，コアルータのパケット処理性能の向上および消費電力の削減は重要な課題となっている．この課題の解決において問題となっていたテーブル検索処理を，キャッシュを用いることで改善するパケット処理キャッシュ （Packet Processing Cache : PPC） が近年注目されている．PPC によるパケット処理の性能向上および省電力効果はキャッシュミス率に左右されることから，これまで PPC における様々なキャッシュミス削減手法が提案されてきたが，これらの手法により，キャッシュミスの大きな割合を占める容量性ミスを削減することはできなかった．この問題に対し，PPC におけるキャッシュ不要なフローをキャッシュ登録しないことで，容量性ミスを削減する手法を検討する．本報告では，そのための初期検討として，1 パケットで構成されるマイスフローに焦点を当て，送信元 IP アドレスに着目したマイスフローの特定方法を検討し，またマイスフローをキャッシュ登録しないことによる有効性を評価した．様々な実ネットワークのトレースを用いたシミュレーションの結果から，マイスフローをキャッシュ登録しないことで平均 12.6% のキャッシュミスを削減できると共に，マイスフローによる一過性のキャッシュミス増大を防げることが明らかとなった．また，マイスフローをキャッシュ登録しない場合，従来の PPC に対し容量性ミスの割合が減り，衝突性ミスの割合が増加することから，適切なライン置換方式と組み合わせることで従来よりも多くのキャッシュミスが削減可能となることがわかった． 情報処理学会 2017-05-15 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/178910 2188-8574 AN10096105 研究報告システム・アーキテクチャ（ARC） 2017-ARC-226 12 1 8 https://ipsj.ixsq.nii.ac.jp/record/178910/files/IPSJ-ARC17226012.pdf application/pdf 1.5 MB 2019-05-15