2026-05-21T16:53:09Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00113233 2025-01-20T19:42:52Z 1164:2240:7894:7895

動的な並列実行機構を用いたSpMV実装の性能評価 大島, 聡史 片桐, 孝洋 櫻井, 隆雄 中島, 研吾 黒田, 久泰 直野, 健 猪貝, 光祥 線形代数 本稿では疎行列ベクトル積 (SpMV) の実装について述べる．疎行列ベクトル積の高速化に関する研究は多く実施されており，行列の形状 (非ゼロ要素の配置) や行列格納形式，実行するハードウェアなど様々な観点からの研究が進められている．我々が本稿において着目するのは，非ゼロ要素の配置に偏りがある疎行列に対して，動的な並列実行機構を活用して高速化を行うことである．現在の OpenMP や CUDA には負荷バランスの悪い並列計算問題に対して性能改善を行える可能性のある動的な並列実行機構が備わっている．そこで，これらの機構を活用することで疎行列ベクトル積の性能を向上させることを目的として実装と性能評価を行った．実験の結果，非ゼロ要素の配置に偏りがあるシンプルな疎行列に対しては高い性能向上が得られた．その一方で，より一般的な行列を用いた場合の効果は限定的であり，むしろ実行時間が大きく伸びる例も多く，実用とするためにはさらなる最適化が必要であることも確認できた．性能向上を阻害する主な原因は動的な並列実行機構のオーバーヘッドにもあると考えられ，今後のハードウェアやシステムソフトウェアの改善も期待される． 情報処理学会 2015-02-23 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/113233 AN10463942 研究報告ハイパフォーマンスコンピューティング（HPC） 2015-HPC-148 3 1 12 https://ipsj.ixsq.nii.ac.jp/record/113233/files/IPSJ-HPC15148003.pdf application/pdf 1.7 MB 2017-02-23