2026-04-20T10:43:40Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00081841 2025-01-21T19:15:53Z 1164:1579:6652:6763

リアルタイムOSにおける細粒度パワーゲーティング制御の設計と実装 Design and Implementation of Fine-grained Power Gating Control for Real Time OS 嶋田, 裕巳 小林, 弘明 高橋, 昭宏 坂本, 龍一 佐藤, 未来子 近藤, 正章 天野, 英晴 中村, 宏 並木, 美太郎 Yumi, Shimada Hiroaki, Kobayashi Akihiro, Takahashi Ryuiti, Sakamoto Mikiko, Sato Masaaki, Kondo Hideharu, Amano Hiroshi, Nakamura Mitaro, Namiki 低消費電力 本研究では，細粒度パワーゲーティング (PG) 技術を搭載したプロセッサを対象に，リアルタイム OS における PG 制御機構を提案する．PG 制御機構を搭載するリアルタイム OS は，リアルタイム性を保証しつつ省電力化を行う．PG 制御機構ではタスク実行時の余裕時間を予測することによって PG 動作モードの変更を行う．この PG 制御機構の詳細設計を行い，プロセッサ上で動作するリアルタイム OS に実装した．評価として，周期的タスクを動作させたときの平均消費リーク電力を計測した．計測の結果，従来手法に比べ，提案手法において最大で 23% のリーク電力を削減することができた． This paper describes a PG(power gating) control mechanism for the processor equipped with a fine-grained PG technology for RTOS. An RTOS equipped with a PG control mechanism aims to reduce the power consumption while guaranteeing real-time performance. A PG control mechanism switches the operating mode by predicting the slack time that occurs when running periodic tasks. The real-time OS running on the PG processor has been implemented to perform the detailed design of the proposed control mechanism PG. In the evaluation, the average leakage power consumption was measured when operating a periodic task. As results of the evaluation, a reduction of up to 23% in average leakage power compared with dynamic PG were achieved. 情報処理学会 2012-04-30 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/81841 AN10096105 研究報告計算機アーキテクチャ（ARC） 2012-ARC-200 16 1 8 https://ipsj.ixsq.nii.ac.jp/record/81841/files/IPSJ-ARC12200016.pdf application/pdf 734.4 kB 2014-04-30