2026-03-06T14:40:11Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00080846 2025-01-21T19:37:54Z 1164:2036:6668:6700

不揮発性ＣＰＵを用いた待機電力ゼロの電子システムの検討 Investigation of stand-by power free electric system using non-volatile CPU 根橋, 竜介 辻, 幸秀 崎村, 昇 渡邊, 義和 壬生, 亮太 森岡, あゆ香 宮村, 信 中本, 幸一 杉林, 直彦 Ryusuke, Nebashi Yukihide, Tsuji Noboru, Sakimura Yoshikazu, Watanabe Ryota, Mibu Ayuka, Morioka Makoto, Miyamura Yukikazu, Nakamoto Tadahiko, Sugibayashi 組込みアーキテクチャ 我々は CPU の不揮発レジスタに向けた低消費電力手法を提案する。モードビット、CPU の命令、フラグビットを含むこの手法は、不必要な不揮発素子の多重書き込みを避けるために、ソフトウェア上でプログラムでき、使い分けることができる。さらに、この提案した手法が市販されている MSP430 のアーキテクチャにシームレスに追加できることを確認するとともに、簡易モデルを利用して、本提案手法によるシステムの電力削減効果を確認した。 We have proposed a method of handling non-volatile registers in a CPU for low power consumption. A mode-selection bit, CPU operations, and flag bits are used by program to avoid unnecessary overwriting the non-volatile registers. The method is seamlessly integrated into the architectures of commercialized MSP430. Reduction of the power consumption in the system was confirmed with our simple model. 情報処理学会 2012-02-24 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/80846 AA11451459 研究報告システムLSI設計技術（SLDM） 2012-SLDM-155 25 1 6 https://ipsj.ixsq.nii.ac.jp/record/80846/files/IPSJ-SLDM12155025.pdf application/pdf 371.2 kB 2014-02-24