2026-05-11T09:56:18Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00066280 2025-01-22T01:05:30Z 1164:1579:5607:5893

メニーコアアーキテクチャ研究のためのスケーラブルなHW評価環境ScalableCoreシステム ScalableCore system: Scalable HW Evaluation Environment for Many-core Architecture Researches 高前田, 伸也 渡邉, 伸平 姜, 軒 藤枝, 直輝 植原, 昂 三好, 健文 吉瀬, 謙二 Shinya, Takamaeda Shimpei, Watanabe Ken, Kyou Naoki, Fujieda Koh, Uehara Takefumi, Miyoshi Kenji, Kise 並列計算およびマルチコアプロセッサ メニーコアアーキテクチャの動作を現実的な時間でシミュレーションするために，我々はハードウェアによるシミュレーション環境 ScalableCore を提案している．これは，シミュレーションノード (ScalableCore Unit) を，共通の接続インターフェース (ScalableCore Board) を用いて接続することで，高い拡張性を実現する．本論文では，小容量の FPGA を複数用いた ScalableCore システムの実装方法を検討する．この実装方法は，メニーコアプロセッサ内の各コアを各 FPGA に対応づけることで，ハードウェアによるシミュレーション環境の実装で問題となる，複雑さの軽減を可能とする．我々は，試作した ScalableCore Unit と ScalableCore Board を用いた ScalableCore システム上に，メニーコアアーキテクチャ M-Core の実装を行っている．実装中の ScalableCore システムにおいて，シンプルな M-Core 用アプリケーションを動作させ，実際にプロセッサの構築ができることを確認した． In order to practically simulate many-core processor, the authors proposed ScalableCore, which is a simulator by using hardware. ScalableCore consists of Simulation nodes named ScalableCore Unit and common interfaces between ScalableCore Units named ScalableCore Board. Each of them corresponds to cores in the target processor and the buses between cores, respectively. Since each ScalableCore Board can connect four ScalableCore Units around it, ScalableCore can realize high scalability. This paper shows an implementation method of prototyping system with a lot of small-sized FPGAs. The proposed method reduces that the implementation complexity which is a major problem for constructing a simulator by using hardware. The authors implement Many-core architecture or M-Core on a preliminary system of ScalableCore with commercial FPGAs and our designed printed-circuit boards. On the current system, some simple applications for M-Core work well. It is confirmed that the actual construction of a Many-core processor on a ScalableCore system is possible. 情報処理学会 2009-10-19 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/66280 AN10096105 研究報告計算機アーキテクチャ（ARC） 2009-ARC-185 3 1 10 https://ipsj.ixsq.nii.ac.jp/record/66280/files/IPSJ-ARC09185003.pdf application/pdf 1.2 MB 2011-10-19