2026-04-16T12:00:22Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00061064 2025-01-21T22:16:41Z 1164:1579:5607:5608

携帯機器向けフルＨＤ対応Ｈ．264ハイプロフアイルピデオコーデックIPの開発 A Low-Power Full-HD H.264 High-Profile Codec Based on a Heterogeneous Multiprocessor Architecture 岩田, 憲一 望月, 誠二 木村, 基 柴山, 哲也 泉原, 史幸 植田, 浩司 細木, 浩二 中田, 啓明 江浜, 真和 見学, 徹 中沢, 拓一郎 渡辺, 浩巳 Kenichi, Ｉｗａｔａ Seiji, Mochizuki Motoki, Kimura Tetsuya, Shibayama Fumitaka, Izuhara Hiroshi, Ueda Koji, Hosogi Hiroaki, Nakata Masakazu, Ehama Toru, Kengaku Takuichiro, Nakazawa Hiromi, Watanabe デジタルカメラや携帯電話などの携帯画像記録機器向けに，フル、に対応した H.264 ハイプロファイルピデオコーデック ＩＰ を開発した．符号処理と画像処理の 2 段階処理，および，マクロブロック 2 並列パイプライン処理により，フル HD サイズのエンコード／デコードを 162 MHz でリアルタイム処理可能である．65-nm CMOS に実装したテストチップは，フル HD サイズの H.264 エンコード処理を 256 mW で実現した． A video-size-scalable H.264 High-Profile codec including 19 application-specific CPUs for extensibility to multiple standards has been fabricated in 65-nm CMOS. With two parallel pipelines for macroblock processing, the codec consumed 256 mW in real-time encoding of 40-Mbps full-HD video at an operating frequency of 162 MHz. 情報処理学会 2009-01-06 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/61064 AN10096105 研究報告計算機アーキテクチャ（ARC） 2009 1(2009-ARC-181) 111 116 https://ipsj.ixsq.nii.ac.jp/record/61064/files/IPSJ-ARC09181020.pdf application/pdf 661.0 kB 2011-02-10