2026-03-16T15:19:00Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00024554 2025-01-22T19:52:02Z 1164:1579:1688:1698

OHMEGA：数値計算用スーパースカラ・マイクロプロセッサのアーキテクチャ　－ハードウェア構成とパイプライン構造－ OHMEGA : A VLSI Superscalar Microprocessor Architecture for Numerical Applications -Hardware Organization and Pipeline Structure- 中島, 雅逸 中野, 拓 中倉, 康浩 吉田, 忠弘 後井, 良之 中居, 祐二 瀬川, 礼二 岸田, 武 廉田, 浩 Masaitsu, Nakajima Hiraku, Nakano Yasuhiro, Nakakura Tadahiro, Yoshida Yoshiyuki, Goi Yuuji, Nakai Reiji, Segawa Takeshi, Kishida Hiroshi, Kadota 数値計算分野を主たるアプリケーションとするスーパースカラ・マイクロプロセッサOHMEGAを開発した。OHMEGAは、スーパースカラ方式と呼ばれる命令レベルの並列実行方式を採用するとともに、最適化コンパイラによって静的にコード・スケジューリングされたオブジェクト・コードに対して、動的に発生するハザードをout?of?orderの命令実行を含めて実行時に解消することにより高い実行性能を実現する。本報告では、OHMEGAのアーキテクチャ、特にそのハードウェア構成とパイプライン構造について述べる。 We have developed a VLSI superscalar microprocessor for numerical applications, it's called OHMEGA processor. OHMEGA processor adopts superscalar architecture that operates instruction - level parallel execution, statically code - scheduling by compiler, dynamically hazard resolution with out-of -order execution. OHMEGA processor realizes a very high performance by taking advantage of these techniques. This paper describes OHMEGA processor architecture, especially its hardware organization and pipeline structure. 情報処理学会 1991-03-11 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/24554 AN10096105 情報処理学会研究報告計算機アーキテクチャ（ARC） 1991 23(1990-ARC-087) 1 7 https://ipsj.ixsq.nii.ac.jp/record/24554/files/IPSJ-ARC90087001.pdf application/pdf 1.0 MB 1993-03-11