2026-03-17T12:20:19Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00023575 2025-01-22T20:18:27Z 1164:1579:1622:1624

大容量FPGA の応用によるマルチプロセッサエミュレーションシステムの評価 Evaluation of a Multiprocessor Emulation System by the Application of Large - scale FPGA 佐谷野, 健二 片下, 敏宏 小池, 汎平 児玉, 祐悦 坂根, 広史 甲村, 康人 Kenji, Sayano Toshihiro, Katashita Hanpei, Koike Yuetsu, Kodama Hirofumi, Sakane Yasuhito, Koumura 本研究では，大容量FPGA を応用したマルチプロセッサ向けエミュレーションシステムの開発を行った．本システムでは，プロセッサとネットワークルータを単一のFPGA チップ上に実装することで，高速なエミュレーション動作と高い柔軟性を実現している．また，独立した複数のメモリバスにより多様な構造のPE に対応し，高速な差動信号バスを用いることによりシステム全体の性能を考慮して設計が行われている．本稿では，エミュレーションシステムを構成する各コンポーネントの評価結果について述べる． In this research, we developed a multiprocessor emulation system by the application of large-scale FPGA. This system realizes very high-speed emulation and high flexibility, since processors and network routers are implemented in a single FPGA chip. Furthermore, various PE structures can be implemented with the individual memory buses, and the system performance at multiprocessor emulation is enhanced with the high-speed differential I/O buses. In this paper, we describe the evaluation results on each component of the emulation system. 情報処理学会 2001-07-25 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/23575 AN10096105 情報処理学会研究報告計算機アーキテクチャ（ARC） 2001 76(2001-ARC-144) 25 30 https://ipsj.ixsq.nii.ac.jp/record/23575/files/IPSJ-ARC01144005.pdf application/pdf 159.1 kB 2003-07-25