2026-03-17T11:54:23Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00023191 2025-01-22T20:31:38Z 1164:1579:1598:1600

ホモジニアスマルチコアにおけるコンパイラ制御低消費電力化手法 Compiler Control Power Saving Scheme for Homogeneous Multiprocessor 白子, 準 押山, 直人 和田, 康孝 鹿野, 裕明 木村, 啓二 笠原, 博徳 Jun, shirako NaotoOshiyama YasutakaWada HiroakiShikano KeijiKimura HironoriKasahara 近年，半導体集積密度に応じたスケーラブルな性能向上，それに伴い増加する消費電力の抑制といった観点から，1つのチップ上に複数のプロセッサを集積するチップマルチプロセッサ(CMP)アーキテクチャが幅広い分野で活用されている．しかしながらCMPアーキテクチャにおいて高実効性能・低消費電力といった要求を満たすためには，実行するプログラムの適切な並列化とチップ上のリソースのきめ細かな電圧・動作周波数制御を実現するコンパイラサポートが必要不可欠である．本論文では，各プロセッサコアが等価であるOSCAR タイプのホモジニアスマルチコアプロセッサにおいて，各プロセッサの電源のON/OFF・周波数電圧制御(FV 制御)をマルチグレイン並列化環境下でコンパイラが適切に判断し低消費電力化を行なうコンパイル手法を提案する．また本手法をOSCAR コンパイラに組み込み，SPEC95 ベンチマークのうち101.tomcatv 110.applu に対して提案手法が自動決定した電源及び電圧・周波数の制御を行った際の性能について述べる．提案手法によりapplu において4 プロセッサ使用時に処理性能を維持したまま60.7\% の消費エネルギー削減tomcatv において4 プロセッサ使用時にデッドライン制約を保証したまま45.4\% の消費エネルギー削減が達成された． A chip multiprocessor architecture has attracted much attention to achieve high effective performance and to save the power consumption, with the increase of transistors integrated onto a chip. To this end, the compiler is required not only to parallelize program effectively, but also to control the voltage and clock frequency of computing resources carefully. This paper proposes a power saving compiling scheme with the multigrain parallel processing environment that controls Voltage/Frequency and power supply of each core on the multiprocessor. In the evaluation, OSCAR compiler with the proposed scheme achieves 60.7 percent energy savings for SPEC CFP95 applu using 4 processors without performance degradation, and 45.4 percent energy savings for SPEC CFP95 tomcatv using 4 processors added deadline constraint. 情報処理学会 2005-08-03 jpn technical report https://ipsj.ixsq.nii.ac.jp/records/23191 AN10096105 情報処理学会研究報告計算機アーキテクチャ（ARC） 2005 80(2005-ARC-164) 55 60 https://ipsj.ixsq.nii.ac.jp/record/23191/files/IPSJ-ARC05164010.pdf application/pdf 825.1 kB 2007-08-03