2026-05-14T19:26:26Z https://ipsj.ixsq.nii.ac.jp/oai

oai:ipsj.ixsq.nii.ac.jp:00016010 2025-01-23T00:04:07Z 581:899:900

階層型共通バス方式による複合マイクロコンピュータシステム A Hierarchical Common Bus Structure for Multi - microcomputer Systems 石田, 秀昭 畑田, 稔 桧山, 邦夫 Hideaki, Ishida Minoru, Hatada Kunio, Hiyama 論文 複数のプロセッサを結合する方式の一つに共通バス方式がある.この方式は 一般に プロセッサの増設性がよいことと プロセッサ間において メッセージ伝送の高速化が図れること等により 広く用いられているが 結合できるプロセッサ数に物理的制限があることと 共通パスの競合制御をいかに行うかが システム構成上の課題となっている.そこで 本稿では これらを解決することと マイクロプロセッサの小型 安価という特徴を生かした コンパクトで性能/価格比の高い結合方式の実現をねらって 階層型共通バス方式を提案する.本方式では ユニフォームな階層構造に着目したルーティング方式の採用により 多数のマイクロプロセッサの結合を可能としており また 集中回路のない分散型バス制御方式に基づく唯一種類のパスカプラで バス間の結合が可能であることから 融通性・拡張性のあるシステムの容易な構築を実現している.また コンパクトで低価格なハードウェアの開発をねらうとともに ハードウェア化による性能向上 および ソフトウェアの負担の軽減を十分考慮した ソフト・ハード・インタフェースを設定している.これらの方式の概念と 具体的実現手段を明らかにし 実際に開発した複合プロセッサシステムにおいて実測した結果を示す.データ転送には DMA転送方式を採用しており 現状システムでは 1MB/sの転送速度が得られている. 1983-11-15 jpn journal article https://ipsj.ixsq.nii.ac.jp/records/16010 1882-7764 AN00116647 情報処理学会論文誌 24 6 821 829 https://ipsj.ixsq.nii.ac.jp/record/16010/files/IPSJ-JNL2406013.pdf application/pdf 670.5 kB 1985-11-15