

解説

FACOM 230-75 アレイプロセッサ*

三輪 修** 乾 範 男**

久米 宣明** 内田 啓一郎**

1. ま え が き

FACOM 230-75 APU (Array Processing Unit) は、科学技術計算の分野で頻繁にあらわれるアレイデータ (ベクトルやマトリックス) を特に高速で実行する超大型の専用プロセッサである。

一般にアレイデータの処理に要する計算量は、次数の2乗ないし4乗に比例して増大するので、大型のアレイデータを取り扱う分野では膨大な計算量となる。気象計算、構造解析、流体力学、線型計画法、原子力工学などの分野では、超大型機をもってしても数百時間におよぶものが検討の対象とされてきているという。

回路素子のスピードがすでに光速に近づきつつある現在、汎用プロセッサの手法では、この計算量は克服し難いものである。しかし、この汎用計算機の乗り越え難い壁は、アレイデータの規則性に注目し高度に並列処理を導入した専用プロセッサ (アレイプロセッサ) によって十分克服することができる。

FACOM 230-75 APU は、このような背景のもとに開発されたアレイ処理専用の計算機で高度の並列処理を導入し、FACOM 230-75 CPU の10倍におよぶ処理能力を実現している。

以下にその設計思想とハードウェアの概要について述べる。

2. 設 計 思 想

アレイプロセッサとして ILLIAC IV はあまりにも有名であるが、その以前からアレイプロセッサの分野に属する専用計算機開発の試みはなされておりその歴史は古い。しかし、多くは研究の段階で終ったり、軍

需関係、研究機関での実用化にとどまっており、商用化への道は厳しく、特に大規模な商用アレイプロセッサの出現は比較的新しい¹⁾。商用アレイプロセッサとして、IBM 2938、UNIVAC-AP 等は1960年代半ばに開発されているが、比較的小規模なアレイプロセッサであり、性能面で汎用プロセッサ (超大型機) の域を出るものではない。

一方、FACOM 230-75 APU は、CDCSTAR 100などと同様、汎用プロセッサでは実現し得ない高い性能を専用化によって実現することがねらいである。すなわち、FACOM 230-75 APU の開発目標は、超大型の汎用プロセッサと比べ処理速度において十分高い性能を有し、また、広範囲の科学技術計算に適用できるように汎用性を重視したコストパフォーマンスの優れた計算機システムの商用化にある。

商用化を実現するためには、開発コストを下げることが重要である。そこで、APU のためだけの新規開発を極力少なくし、汎用システムで開発された技術、資源の活用に重点が置かれている。すなわち、第一に、回路素子、実装技術等のテクノロジーの面では FACOM 230-75 システムと同一の技術を使用していること、

第二に、FACOM 230-75 をホストとする汎用システム接続型を採用し、ハードウェア、ソフトウェア両面で FACOM 230-75 システムに既に用意されているリソースの有効活用を図っている。

計算処理の高速化は同時平行処理を高いレベルに行うことによって実現される。その実現手段としてはよく知られているように、プロセッサを多数配列するパラレル型 (ILLIAC IV など) と1台のプロセッサの中でオーバーラップ処理を高度に行うパイプライン型 (CDC STAR 100 など) がある。パラレル型は速度の面ではパイプライン型をしのぐ高い性能を実現することができるが、極めて大規模なものとなりコストの点で商用化は未だ困難である。一方、パイプライン型

* FACOM 230-75 Array Processing Unit by Osamu MIWA, Norio INUI, Noriaki KUME and Keiichiro UCHIDA (Computer Engineering Division, Fujitsu Ltd).

** 富士通 (株) 電算機第一技術部

はプログラムに見えるプロセッサが1個である点で汎用計算機の延長上にあり、ハードウェア、ソフトウェア共に汎用機の技術を活かすことができ、商用化はより容易であると考えられる。

FACOM 230-75 APU もパイプライン型のアレイプロセッサである。パイプライン型は、技術的には汎用計算機の延長線上にあるが、高速化の点では次の点で汎用機より有利であるとされている¹⁾。

- (1) 命令がマクロ化され命令ステップが短縮される。
- (2) 先行制御で最も苦手とするブランチ命令が不要となる。
- (3) アレイ処理に適した、高度のパイプライン化を行うことができる。
- (4) アレイデータの規則的な構造に着目してメモリの高いデータ供給能力を有効に利用できる。
- (5) アレイ処理に固有の機能を盛り込むことができる。

FACOM 230-75 APU は、このようなパイプラインの型の利点をフルに活用して、アレイ演算の高速化を実現している。また、各種の計算処理に対応できるように豊富にアレイ演算命令を用意し、さらにディスクリプタによるオペランド（アレイデータ）指定方式の導入により多様なアレイデータの取り扱いが可能であり、汎用性の高いものとなっている。

2.1 システム構成と処理形態

FACOM 230-75 APU は、図-1 の如く FACOM 230-75 システムにプロセッサレベルで接続され、FACOM 230-75 CPU との間で負荷分散を行う非対称のマルチプロセッサシステムを構成する。

このマルチシステムにおける APU と CPU の仕事の分担は、APU がアレイ計算を受け持ち CPU がそれを管理するという形をとっている。

APU が受持つアレイ計算は、ベクトルの加算というような小さな単位ではなく、連立方程式の解の計算、線型計画法の解の計算というようなアプリケーションレベルの大きな単位である。一方 CPU は APU 処理に必要な入出力処理やシステム運用処理などを受け持っている。

APU と CPU のこのような仕事の分担を効率よく行うために、APU はアレイ演算に付帯するスカラ演算や自らの処理に関するタスクスイッチなどのモニタ機能の一部も実行できるようになっている。このため CPU と APU との間での交信を最小限とし、それぞ




図-1 FACOM 230-75 APU システム

	0	5	10	16	22	28	35
M 型	OP	R	V	M			
R 型	0	9 10	18 19	27 28	35		
		OP	R ₁	R ₂	R ₃		
V 型	0	9 10	18 19	27 28	35		
		OP	A	B	C		

OP: 命令コード V: インデックスレジスタ
M: メモリアドレス
R, R₁, R₂, R₃: 演算レジスタ
A, B, C: ディスクリプタ

図-2 命令形式

れの装置に適した負荷配分を行い能率の高いアレイ処理を実現している。

2.2 命令

APU の命令セットは図-2 に示す如く M 型、R 型、V 型の 3 種類がある。M 型、R 型命令は汎用プロセッサの命令と同様であり（入出力命令は用意されていない）、CPU との通信やタスクスイッチなどの自らの処理に関するモニタ機能の実行とスカラ演算の高速処理のために用いられる。M 型命令はメモリとレジスタ間の演算命令であり、インデックス修飾、ベースレジスタ修飾が可能である。R 型命令は 3 アドレスのレジスタ間の演算命令であり、主としてスカラ演算用として用いられる。M 型、R 型合わせて 54 命令用意されており、その内訳は以下の通りである。

- (i) 単、倍、4 倍精度の浮動小数点四則演算命令 (12 種)
- (ii) 固定小数点のロード、ストア、四則演算、シフト命令 (17 種)
- (iii) 分岐命令 (3 種)
- (iv) 論理演算命令 (10 種)
- (v) CPU との通信、ハウスキープ命令などの制御命令 (12 種)

V 型命令は 3 アドレスのベクトル演算命令であり、


表-1 FACOM 230-75 APU の主な V 型命令

命令	機能
Vector Move	$A_i \leftarrow B_i$
Vector Add	$A_i \leftarrow B_i + C_i$
Vector Multiply	$A_i \leftarrow B_i \times C_i$
Vector Divide	$A_i \leftarrow B_i \div C_i$
Average	$A_i \leftarrow \frac{1}{2}(B_i + C_i)$
Ajacent Mean	$A_i \leftarrow \frac{1}{2}(B_i + B_{i+1})$
Vector Sum	$a \leftarrow \sum_i B_i$
Vector Norm	$a \leftarrow \sum_i B_i^2$
Inner Product	$a \leftarrow \sum_i (B_i \times C_i)$
Find Address	$a \leftarrow$ Address, Index of $(B_i : C_i)^*$ *注) ベクトル B の最大エレメント, 最小エレメントなど
Find Relation	$a \leftarrow$ Address, Index of $(B_i : C_i)^*$ *注) ベクトル B, C の対応するエレメント間での大小関係など
Compare	A_i (Bit String) $\leftarrow B_i = C_i$ (or <)
Convolving Add	$A_i \leftarrow \sum_j B_j + C_{i+j-1} $
Convolving Multiply	$A_i \leftarrow \sum_j (B_j \times C_{i+j-1})$
Partial Matrix Multiply	$A_i \leftarrow \sum_{j=1}^{LB} B_j \times C_{(i-1) \cdot LB + j}$ *注) LB はベクトル B のエレメント数
Polynomial	$A_i \leftarrow \sum_{j=1}^{LB} B_j \times (C_i)^{LB-j}$
Scalar Multiply and Vector Add	$A_i \leftarrow B_i + S^* \times C_i$ *(注) S は Scalar
Logical Sum	$A_i \leftarrow B_i \vee C_i$
Logical Product	$A_i \leftarrow B_i \cdot C_i$
Logical Difference	$A_i \leftarrow B_i - \bar{C}_i \vee B_i \cdot C_i$
Ones Count	$a \leftarrow$ Number of Ones of B

アレイデータ処理に関し APU のハードウェア能力 (パイプライン演算機構) を最大限に発揮できるよう各種のマクロ命令が豊富に用意されている。V型命令では A, B, C 3つのオペランドをディスクリプタ (後述) によって指定することにより, 各種のアレイデータ (ビットベクトル, ベクトル, リストベクトルなど) や各種のデータ型式 (固定小数点, 浮動小数点など) を取り扱うことができる。V型命令は 32 命令用意されているが, その主なものの概略の仕様を表-1 に示す。

2.3 ディスクリプタとデータ形式

V型命令で扱う3つのアレイデータはディスクリプタと称するオペランド記述子によってその詳細が記述



E: ビットベクトル, ベクトルなどアレイデータの種類
 F: 固定小数点, 浮動小数点などのデータの形式
 SC: データの符号 V: インデックスレジスタ番号
 M: アレイデータの先頭アドレス
 L: アレイデータの長さ
 D: アレイデータの要素間距離

図-3 ディスクリプタの一般形

される。ディスクリプタは汎用レジスタであるデータレジスタ上に置かれ, その一般形は図-3 の如くである。

ディスクリプタはアレイデータの種類, データ符号, データの先頭番地, 要素数, 要素間の距離を指定することができる。

ディスクリプタによって指定されるアレイデータの種類としては, スカラ, ベクトル, ビットベクトル, リストベクトル, ビットスパースベクトル, インデックススパースベクトルの6種があり, データの形式としてはビットデータ, 固定小数点データ, 単精度, 倍精度および4倍精度の浮動小数点データの5つの形式がある。

ディスクリプタの符号指定部でソースオペランドの符号変換を指示できる。これにはオペランドデータを P とするとき, P, -P, |P|, -|P| の如く, 4形式が用意されている。表-1 に示す如くベクトル加算命令 (Vector Add) は用意されているが, ベクトル減算命令は用意されていない。これは, ディスクリプタの符号指定を -P とすることにより, Vector Add 命令でベクトル減算が実行できるためである。

ディスクリプタはオペランドごとに用意し, それぞれがアレイデータの属性を指定できるものであるから, データの種類や形式の異なるアレイデータ間での演算が可能であり, 一つの命令で多様なベクトル演算が実現できる。

2.4 データレジスタとベクトルレジスタ

APU のレジスタの主なものとして, データレジスタと称する 256 個の汎用レジスタと, 主にアレイデータを収容する 1,792 語のベクトルレジスタがある。

データレジスタは M 型, R 型命令の演算レジスタやインデックスレジスタとして用いる他に V 型命令のディスクリプタとして用いられる。

ベクトルレジスタは V 型命令の演算レジスタともいうべきもので、主として使用頻度の高いアレイデータをここに収容しベクトル演算に用いられる。ベクトルレジスタは超高速の IC メモリで実現されているため、非常に高速である。従ってアレイデータをここに置くことにより、アレイデータのアクセスが高速化され、また、メモリの負荷も軽減されるのでベクトル演算の高速化に寄与する。

ベクトルレジスタは、バッファメモリのようにプログラムにとってトランスペアレントなものではなくプログラムによって管理されるものである。

3. ハードウェア

FACOM 230-75 APU は大型科学技術計算に対する超高速処理装置であり、FACOM 230-75 CPU と比べアレイ演算に関しては 10 倍以上の性能を有している。(スカラー演算命令は CPU とほぼ同等の性能を有している。) APU のこの高速性は、既に述べたようにパイプライン処理によって実現したものである。

完全なパイプライン処理を実現するためには、パイプライン構造の高速演算器、この演算器に見合ったデータ供給能力を有するメモリ、および演算器とメモリ間のデータの高速転送制御、この 3 点が重要なポイントとなる。すなわち、FACOM 230-75 APU では、この 3 点について以下の配慮がなされている。

- (1) 徹底したパイプライン演算装置によって、例えば浮動小数点単精度演算を 1 クロック (90 ns) に 1 個ないし 2 個実行する。
- (2) 記憶装置は最大 32 ウェイのアドレスインターリーブを行い、記憶装置からのデータ供給能力を十分大きくする。さらに、超高速 IC メモリによるベクトルレジスタを用意し、記憶装置のデータ供給能力を補充する。
- (3) メモリアクセス制御には、256 語のデータバッファを 3 個置き、アレイデータ転送の高度な先行制御を行う。

APU のハードウェアは図-4 のブロックダイアグラムに示す構成をとっている。以下この図を中心にハードウェアの構成について概要を述べる。

3.1 記憶装置

FACOM 230-75 APU システムのメモリは最大 4 台の記憶装置 (MEM) で構成されている。各装置はそれぞれ 8 ウェイのアドレスインターリーブをとることができ、4 台で 32 ウェイインターリーブとすることができ




図-4 FACOM 230-75 APU ブロックダイアグラム

きる。記憶装置のサイクルタイムは 990 ns、アクセス幅は 2 語であるから、32 ウェイインターリーブのとき、メモリのデータ供給能力は 32 Mdw/s 以上となり、演算パイプラインの能力に見合ったアレイデータ量を十分に供給することができる。

また、APU は高速 IC メモリで構成されているベクトルレジスタ (VR) を内蔵しているが、この VR のデータ供給能力は 44 Mdw/s (サイクルタイム 90 ns/2 語、4 ウェイインターリーブ) あり、これによってメモリのデータ供給能力をさらに補充している。

3.2 データ転送方式

FACOM 230-75 APU システムは記憶制御装置 (MCU) を中心としてこれに各装置が結合して構成される (図-1 参照)。MCU は各装置からのメモリ要求を受け付け、これらの優先順位を付けて記憶装置へ要求を送り出す制御を行っている。

MCU は各装置からのメモリ要求を 1 クロック (90 ns) 当り 4 個処理することができ、最大 44 Mdw/s のデータ転送能力を持っている。また、APU からのメモリ要求は最大 12 個まで受け付け、この 12 個の中の空いている記憶装置に対する要求から処理している。従って、APU のメモリ要求の順番と MCU での処理とは必ずしも一致していない。つまり、MCU と APU 間でのデータの授受は APU での処理順とは一致していないが、これについては APU 内でデータを一旦バッファリングすることにより、正順化し矛盾の生じないようにしている。このデータのバッファリングのため、APU にはオペランドごとに 128 dw のデータバッファ (DBA, DBB, DBC) が用意されている。APU に対する以上のデータ転送方式を転倒化制御と呼んでいるが、この転倒化制御によりメモリ要求の衝突による待ちを最小限におさえ、記憶装置のデー

タ供給能力を APU はフルに活用できるようになっている。

3.3 バイプライン演算回路

APU の演算装置には加算用(Add), 乗算用(Multi)および論理演算用(Logical)の3系列のバイプライン演算器が用意されている。これからの演算器は, Vector Add や Vector Multiply などの単純ベクトル命令の場合には単独で動作し, Inner Product Polynomial などの複合命令の場合には連結して1個のバイプライン演算器を構成する。

演算器はバイプライン回路構成であることはもちろんであるが, また同時に多重並列回路構成にもなっている。加算器は単精度(36ビット)幅の演算器が2個用意されており, 1クロックで2個の単精度加算が可能である。この加算器は連結し, 2倍精度(72ビット)の演算器を構成し1クロックで1個の倍精度演算を実行することができる。

乗算器は3個用意されており, 各乗算器は72ビットの被乗数と, 12ビットの乗数を1クロックで乗算することができる。1個の乗算器で単精度の乗算は3クロック要するが, 3個の乗算器で同時に3個の異なるデータに対して, 乗算をすることができるので1クロック当り1個の単精度乗算が可能となる。同様に倍精度乗算は2クロックで1個演算することができる。また乗算器の1個は除算器としても用いられる。複合演算命令に対しては, これらの演算器を有機的に結合して複合演算器を構成しバイプライン処理を行っている。

演算装置が各種の演算をバイプライン処理するために必要な一連の制御は, マイクロプログラムによって行われている。マイクロプログラムの役割は, 各種演算に対応して演算器を組み合わせそれに合った演算装置を構成すること, 演算装置にデータを供給すること, 演算装置内のデータの移動を制御することなどである。また, これらの制御は毎クロック行われており, そのためマイクロプログラム用制御メモリとして超高速の IC メモリ (アクセスタイム 60 ns, 容量 2 kW -80 bit) を使用している。

3.4 ハードウェア性能諸元

表-2 にハードウェアの性能諸元を示す。

4. む す び

以上 FACOM 230-75 APU についてハードウェアを中心に述べたが, このハードウェアの性能を十分発

表-2 FACOM 230-75 APU ハードウェア諸元

マシンサイクル	基本クロック	90 ns
	演算バイプライン	90 ns
乗 子	超高速 CML	3 ns
	NTL	1 ns
	IC メモリ	2種 { 14 ns 35 ns
バッファ類	インストラクションバッファ	8 語
	データバッファ	256 語×3
	バッファメモリ	2 k 語
レジスタ	データレジスタ	256 個
	ベクトルレジスタ	1,792 語
演 算 バイプライン	3系列	加 算 器 乗 算 器 論理演算器
ベクトル演算 時間 (浮動小数点 単精度)	加 算	22 MFLPS*
	乗 算	11 MFLPS
	除 算	1.2 MFLPS
	積 和	22 MFLPS
	総 和	22 MFLPS
* 注) MFLPS (Million Floating Operation Per Second)		

揮させるためには, ソフトウェアのサポートが必要である。そのため, FACOM 230-75 の FORTRAN-H を拡張した AP-FORTRAN を開発し, ハードウェアを効率よく使用できるよう配慮している。

APU は, ホストプロセッサである FACOM 230-75 CPU と比べ, ハードウェアの規模については1.5倍程度であり, 性能についてはアレイ演算に関し10倍以上, 問題によっては20倍以上となるものもある。この物量比, 性能比から見ると専用化の効果は十分出ていると考えられる。

アレイプロセッサは専用プロセッサであるといっても, 単に性能を追求するだけでなく広範囲の適用性を求めることも重要な課題であると考えている。FACOM 230-75 APU の開発に当たっても十分汎用性に心掛けたつもりであるが, この点についてはフィールドでの評価を待つ次第である。

このような超大型専用プロセッサの開発は, わが国では初めての試みであり, フィールドでの成果が期待されているが, 同時に新しい分野の開拓でもあるから貴重な経験が得られるものと思われる。こうした経験をもとに, 今後さらに研究開発の努力をつづけたいと考えている。

FACOM 230-75 APU の開発に当たっては, その当初から航空宇宙技術研究所 三好 甫氏に多大のご指導を賜わっている。末筆ながら, ここに深く感謝すると同時に, 今後も引き続きご指導の程お願いする次第

である。

2) FACOM 230-75 アレイプロセッサ解説書, 富士通.

参 考 文 献

1) 吉岡義朗: 専用プロセッサの動向, 情報処理,
Vol. 12, No. 8, pp. 505~510 (1971).

(昭和51年12月16日受付)

(昭和52年2月10日再受付)
