

リリース・コンシステンシ・モデルとその実現の形式的仕様記述について

高田 司郎*^o 田口 研治†
城 和貴‡ 福田 晃*

* 奈良先端科学技術大学院大学 ^o けいはんな
† 九州大学大学院 システム情報科学研究科
‡ 和歌山大学システム工学部

概要

我々は、分散共有メモリシステムの振る舞いを定義したメモリ・コンシステンシ・モデルとその実現の形式的な仕様記述とその検証の研究を行っている。我々は、仕様記述言語 Z と value-passing CCS を統合した形式的技法をコーザル・メモリ・コンシステンシ・モデルに適用した結果、そのモデルと実現の形式的仕様記述、および、その実現の検証がこの技法で一貫して行えることを確認した。そこで、本稿では、リリース・コンシステンシ・モデルに同様の形式的技法を適用して、そのモデルとその同期に関する実現の形式的仕様記述を行った。

1 はじめに

近年、分散共有メモリ (Distributed Shared Memory: DSM) システムは、並列計算機アーキテクチャおよびシステムソフトウェアの分野において注目されている。メモリ・コンシステンシ・モデルは、DSM システムをより効率的に実現するために多重メモリアクセスの振る舞いを定義したものであり、多くのモデルが提案されている [1, 2]。一般にメモリ・コンシステンシ・モデルの条件が弱ければ弱いほど、その DSM システムにおけるメモリ操作の振る舞いはより複雑になる。

そこで、我々は、メモリ・コンシステンシ・モデルとその実現の形式的な仕様記述と検証に関する研究を行ない、従来のモデルの正確な理解や比較を行うと共に、新しいモデルを提案することを目的とする。

我々は、田口と荒木が提案した Z 記述技法 [3] と value-passing CCS [4] (Calculus of Communicating Systems) を統合した形式的技法 [5] をコーザル・メモリ・コンシステンシ・モデルに適用した結果、そのモデルと実現の記述、および、その実現の検証がこの技法で一貫して行えることを確認した [6]。そこで、本稿では、リリース・コンシステンシ・モデル [7] に同様の形式的技法を適用して、そのモデルとその同期に関する実現の形式的仕様記述を行った。

以下、2 節では、本仕様記述方式の操作的意味論である「状態遷移に基づく CCS 意味論」について説明する。3 節では、状態遷移に基づく CCS 意味論の式を使ってリリース・コンシステンシ・モデルを記述する。4 節では、 Z の表記法と value-passing CCS を組み合わせてリリース・コンシステンシ・モデルの同期に関する実現の形式的仕様記述とその展開例を示す。最後に、まとめと今後の課題を述べる。

2 状態遷移に基づく CCS 意味論

本節では、本稿において用いられる形式的手法の操作の意味論「状態遷移に基づく CCS 意味論 (State-Based CCS Semantics: S-CCS)」とその遷移規則を説明する [5]。

2.1 ラベル付き遷移システム

Milner は CCS の操作的意味論として、以下のラベル付き遷移システムを与えた [4]。

$$\langle \mathcal{E}, Act, \{\rightarrow \mid \alpha \in Act\} \rangle$$

このシステムは、CCS のエージェント表現の集合 \mathcal{E} 、操作の集合 Act 、および全ての操作 $\alpha \in Act$ のための遷移関係 $\rightarrow \subseteq \mathcal{E} \times \mathcal{E}$ から構成される。例えば、操作 α によるプロセス E から別のプロセス E' への展開は以下の遷移関係で示される。

$$E \xrightarrow{\alpha} E'$$

田口と荒木は、 Z の操作スキーマを古い状態から新しい状態へのラベル付き遷移システムとして、以下の操作的意味論を提案した。

$$\langle St, Op, \{\xrightarrow{\alpha} \mid \alpha \in Op\} \rangle$$

このシステムは、 Z の状態集合 St 、操作スキーマの集合 Op 、および全ての操作スキーマ $\alpha \in Op$ のための遷移関係 $\xrightarrow{\alpha} \subseteq St \times St$ から構成される。例えば、操作スキーマ α による状態 s から別の状態 s' への展開は以下の遷移関係で示される。

$$s \xrightarrow{\alpha} s'$$

2.2 状態遷移に基づく CCS 意味論 (S-CCS)

次に、彼らは、 Z の表記法と value-passing CCS を組み合わせた操作的意味論を、以下のラベル付き遷移システムとして与えた。

$$\langle \mathcal{E} \times St, Act \cup Op, \{\xrightarrow{\alpha} \mid \alpha \in Act \cup Op\} \rangle$$

CCS の操作と Z の操作スキーマを区別するため $Act \cap Op = \emptyset$ とする。例えば、 Z の操作スキーマ α によって、状態 s を持つプロセス E から状態 s' を持つ別のプロセス E' への展開は以下の遷移関係で示される。

$$\langle \alpha, E, s \rangle \xrightarrow{\alpha} \langle E, s' \rangle \Leftrightarrow \alpha, E \xrightarrow{\alpha} E \wedge s \xrightarrow{\alpha} s'$$

但し、 Θ を操作スキーマ α の 1 階述語表現とするとき、 $s, s' \models \llbracket \Theta \rrbracket$ を満足する。

2.3 遷移規則

操作スキーマと操作に関する展開は以下の遷移規則に従う。

Prefix operator (1)

$$\frac{}{\langle \alpha, E, s \rangle \xrightarrow{\alpha} \langle E, s' \rangle} \quad (\alpha \in Op, s \xrightarrow{\alpha} s')$$

Prefix operator (2)

$$\frac{}{(\alpha.E, s) \xrightarrow{\alpha} \langle E, s \rangle} \quad (\alpha \in Act)$$

S-CCS では、Z の入出力変数として定義された変数を value-passing CCS の入出力ポートの変数として使用することで、環境と Z の操作スキーマ間の入出力を行なう。このため、value-passing CCS の表現では、この変数の項書き換えは認めていない。また、Z の表記法では、? を持つ変数 $x?$ は入力変数、! を持つ変数 $x!$ は出力変数である。そこで、出力ポート $\bar{\alpha}$ を通して環境に出力変数 $x!$ の値を送り出す $\bar{\alpha}(x!)$ 、入力ポート α を通して環境から Z で定義された入力変数 $x?$ の値を受けとる $\alpha(x?)$ は、それぞれ以下の遷移規則に従う。

Prefix operator (3)

$$\frac{}{(\bar{\alpha}(x!).E, s) \xrightarrow{\bar{\alpha}(c)} \langle E, s \rangle} \quad (s[x!] = c)$$

Prefix operator (4)

$$\frac{}{(\alpha(x?).E, s) \xrightarrow{\alpha(c)} \langle E, s' \rangle} \quad (s' = s\{c/x?\})$$

以下、prefix operator が prefix operator(2) または (3) ならば、 s' は s である。

Recursion

$$\frac{\langle E, s \rangle \xrightarrow{\alpha} \langle F, s' \rangle}{\langle P, s \rangle \xrightarrow{\alpha} \langle F, s' \rangle} \quad (P \stackrel{\text{def}}{=} E)$$

Sum(Non-deterministic Choice)

$$\frac{\langle E_1, s \rangle \xrightarrow{\alpha} \langle F, s' \rangle}{\langle E_1 + E_2, s \rangle \xrightarrow{\alpha} \langle F, s' \rangle} \quad \frac{\langle E_2, s \rangle \xrightarrow{\alpha} \langle F, s' \rangle}{\langle E_1 + E_2, s \rangle \xrightarrow{\alpha} \langle F, s' \rangle}$$

Concurrent Composition(1)

$$\frac{\langle E, s \rangle \xrightarrow{\alpha} \langle E', s' \rangle}{\langle E \mid F, s \rangle \xrightarrow{\alpha} \langle E' \mid F, s' \rangle} \quad \frac{\langle F, s \rangle \xrightarrow{\alpha} \langle F', s' \rangle}{\langle E \mid F, s \rangle \xrightarrow{\alpha} \langle E \mid F', s' \rangle}$$

出力値 (たとえば、 c) が出力ポート $\bar{\alpha}$ から入力ポート α に通信する場合、以下の規則が適用される。

Concurrent Composition (2)

$$\frac{\langle E, s \rangle \xrightarrow{\bar{\alpha}(c)} \langle E', s \rangle \quad \langle F, s \rangle \xrightarrow{\alpha(c)} \langle F', s' \rangle}{\langle E \mid F, s \rangle \xrightarrow{\alpha} \langle E' \mid F', s' \rangle}$$

操作 α と $\bar{\alpha}$ が値を伴わない通信 (通常、同期を取る通信) の場合は、以下の規則が適用される。

Concurrent Composition (3)

$$\frac{\langle E, s \rangle \xrightarrow{\alpha} \langle E', s \rangle \quad \langle F, s \rangle \xrightarrow{\alpha} \langle F', s \rangle}{\langle E \mid F, s \rangle \xrightarrow{\alpha} \langle E' \mid F', s \rangle}$$

Restriction

$$\frac{\langle E, s \rangle \xrightarrow{\alpha} \langle F, s' \rangle}{\langle E \setminus L, s \rangle \xrightarrow{\alpha} \langle F \setminus L, s' \rangle} \quad (\alpha \notin L, \alpha \in Act)$$

Renaming

$$\frac{\langle E, s \rangle \xrightarrow{\beta} \langle F, s' \rangle}{\langle E[f], s \rangle \xrightarrow{\alpha} \langle F[f], s' \rangle} \quad (\alpha \in Act, \alpha = f(\beta))$$

Stirling は一つの操作の遷移関係 $\xrightarrow{\alpha}$ を有限長の操作トレース $\alpha_1 \dots \alpha_n$ に対して以下のような自然な

拡張を提案した [8]。 ω は、空のトレース ε を持った列とする。表記法 $E \xrightarrow{\omega} F$ は「 E はトレース ω を逐次展開して F になる」という関係である。

$$\frac{}{E \xrightarrow{\varepsilon} E} \quad \frac{E \xrightarrow{\omega} E' \quad E' \xrightarrow{\omega'} F}{E \xrightarrow{\omega\omega'} F}$$

我々は、遷移規則を有限長のトレースへ自然に拡張した [6]。例えば、トレース ω が操作スキーマ $\alpha_1 \dots \alpha_n$ を含む場合、その展開の遷移関係を、以下に示す。

$$\langle E, s_1 \rangle \xrightarrow{\omega} \langle F, s_n \rangle \Leftrightarrow E \xrightarrow{\omega} F \wedge s_1 \xrightarrow{\omega} s_n$$

但し、 n を ω の中の操作スキーマの個数、 Θ_i を α_i の 1 階述語による表現とすると、 $\forall i: 1 \dots n \cdot s_i, s'_i \models \llbracket \Theta_i \rrbracket$ を満たす。

Trace

$$\frac{}{\langle E, s \rangle \xrightarrow{\alpha} \langle E, s \rangle} \quad \frac{\langle E, s \rangle \xrightarrow{\alpha} \langle E', s' \rangle \quad \langle E', s' \rangle \xrightarrow{\alpha'} \langle F, s'' \rangle}{\langle E, s \rangle \xrightarrow{\alpha\alpha'} \langle F, s'' \rangle}$$

また、本稿では、4.3 節にて value-passing CCS の Conditional 構文を使用している。そこで、以下の遷移規則を追加する。

Conditional

$$\frac{\langle E, s \rangle \xrightarrow{\alpha} \langle E', s' \rangle}{\langle \text{if } b \text{ then } E, s \rangle \xrightarrow{\alpha} \langle E', s' \rangle} \quad (b \text{ is true})$$

3 リリース・コンシステンシ・モデルの記述

本節は、Gharacholoo によって提案されたリリース・コンシステンシ・モデル [7] について説明し、S-CCS の式を使ってこのモデルを定義する。

3.1 共有メモリ並列計算機モデル

まず、リリース・コンシステンシ・モデルを適用する共有メモリ並列計算機モデルを定義する。

- プロセス $\{P_1, \dots, P_n\}$ を含む有限集合 \mathcal{P} から構成され、有限なアドレス空間からなる共有メモリを通して、ロード命令、ストア命令、および同期命令の列によって相互作用する。
- プロセス P_i が発行するロード命令 $r_i(x?, v!)$ は、不可分な命令であり、値 v がアドレス x に格納されていることを P_i に通知する。
- プロセス P_i が発行するストア命令 $w_i(x?, v?)$ は、不可分な命令であり、値 v をアドレス x に格納する。
- プロセス P_i が発行する同期命令は、同期変数を持たない sync_i と、同期変数 z をもつ獲得命令 $\text{acq}_i(z)$ および開放命令 $\text{rel}_i(z)$ からなる。また、獲得命令と開放命令は、それぞれ、ロード命令とストア命令の一種である。
- プロセス P_i が発行する観測命令 $\text{per}_i(o)$ は、プロセス P_i が発行した命令 o を共有メモリを通して観測して、プロセス P_i のローカルメモリに反映させる。但し、 P_i が自ら発行した命令 o の場合は、その命令 o そのものとする。

例えば $\text{per}_i(r_i(x?, v!))$, $\text{per}_i(w_j(x?, v?))$ は、それぞれ、 P_i が発行したロード命令 $r_i(x?, v!)$, P_j が発行した $w_j(x?, v?)$ を P_i のローカルメモリに格納する Apply 命令である (4.2 節を参照)。以下、上記で定義した命令の実行履歴と順序関係を定義する。プロセス P_i が逐次発行したロード命令、ストア命令、および同期命令の実行履歴を L_i とする。例えば $L_1 = \{w_1(x, 1), r_1(y, 2)\}$ のようなリストで表す。

また、全てのプロセッサの実行履歴の集合を $H = (L_1, L_2, \dots, L_n)$ とする。これら実行履歴に含まれる命令の実行順序関係は以下の通り。

1. $o_1 \rightarrow o_2$: 実行履歴 L_i に含まれる命令 o_1, o_2 について、 o_1 は o_2 より先行 (先に実行) している。
2. $o_1 \rightarrow o_2$: 実行履歴 H に含まれる命令 o_1, o_2 について、 o_1 は o_2 より先行している。

次に、実行履歴 H に含まれる全ての命令と、全てのプロセスにおいて別のプロセスから観測した命令に関する全ての観測命令を、実行順序で列にしたものを逐次実行列 S と言い、プロセス間の共有メモリを通した相互作用を表わしている。例えば $S = \{w_1(x, 1), w_2(y, 2), per_1(w_2(y, 2)), r_1(y, 2)\}$ のような列で、どのアドレスにどのプロセスが書き込みを行いそれをどのプロセスが観測して読み込んだかが分かる。同様に、逐次実行列 S に含まれる命令の中からプロセス P_i が発行した命令列を逐次実行列 S_i と言い、プロセス P_i と他のプロセスとの共有メモリを通した相互作用が分かる。例えば、 $S_1 = \{w_1(x, 1), per_1(w_2(y, 2)), r_1(y, 2)\}$ では、プロセス P_1 が発行した $w_1(x, 1), r_1(y, 2)$ とプロセス P_2 の発行した $w_2(y, 2)$ とを共有メモリを通して観測した結果、 $w_1(x, 1), w_2(y, 2), r_1(y, 2)$ のプログラム順序でプロセス P_2 と相互作用したことが分かる。

A を実行履歴 H の全ての命令の集合、 A_{i+w}^H を P_i が発行した全ての命令と、その他の全てのプロセスが発行したストア命令と開放命令の和集合とする。また、 $A_{i+w}^H | z$ を命令の集合 A_{i+w}^H の中から変数 z を含む命令のみを取り出した逐次実行列とする。逐次実行列 S_i に含まれる命令の実行順序関係は以下の通り。

3. $o_1 \rightarrow_{S_i} o_2$: 逐次実行列 S_i に含まれる命令 o_1, o_2 に関して、 o_1 は o_2 より先行している。
4. 同期変数 z に関する $A_{i+w}^H | z$ の逐次実行列 $S_i | z$ が有効: $S_i | z$ は命令集合 $A_{i+w}^H | z$ の全ての命令を含み、かつ、 $S_i | z$ 内の全ての獲得命令には、それぞれ異なる開放命令が先行している。但し、先行する開放命令がない場合は、 $S_i | z$ で最初の獲得命令である。

次に、上記で定義された順序関係 1~4 を S-CCS の式で記述する。上記で定義した共有メモリ並列計算機モデルを 4 節で定義される $(\mathcal{E} \times St, Act \cup Op, \{\rightarrow | \alpha \in Act \cup Op\})$ のラベル付き遷移システムとする。 ω を逐次実行列 S の部分列 A^* からなる有限長な命令トレース、 $E_0, E_1, E'_1, E_2, E'_2, E_i, E_j$ を \mathcal{E} の要素、 $s_0, s_1, s'_1, s_2, s'_2, s_i, s_j$ を St の要素とするとき、上記の 1~4 で定義された順序関係は、逐次実行列 S の有限長な命令トレース ω を使って、それぞれ以下のように記述できる。

- $o_1, o_2 \in L_i, \exists \omega \in A^* \bullet$
 $\langle o_1.E_1, s_1 \rangle \xrightarrow{\omega} \langle o_2.E_2, s_2 \rangle$
- $o_1, o_2 \in H, \exists \omega \in A^* \bullet$
 $\langle o_1.E_1, s_1 \rangle \xrightarrow{\omega} \langle o_2.E_2, s_2 \rangle$
- $o_1, o_2 \in S_i, \exists \omega \in A^* \bullet$
 $\langle o_1.E_1, s_1 \rangle \xrightarrow{\omega} \langle o_2.E_2, s_2 \rangle$
- $(\forall o \in A_{i+w}^H | z \bullet \exists per_i(o) \in S_i)$
 \wedge
 $j : 1 \dots n, \forall acq_j(z) \in S_j \bullet$
 $((\exists per_i(rel_j(z)) \in S_i,$
 $rel_j(z), per_i(rel_j(z)), acq_j(z) \notin \omega \bullet$
 $\langle per_i(rel_j(z)).E_j, s_j \rangle$
 $\xrightarrow{per_i(rel_j(z))\omega} \langle acq_j(z).E_i, s_i \rangle))$
 \vee
 $\langle per_i(rel_j(z)) \notin \omega \bullet$
 $\langle start.E_0, s_0 \rangle \xrightarrow{\omega} \langle acq_j(z).E_i, s_i \rangle))$

3.2 リリース・コンシステンシ・モデル

リリース・コンシステンシ・モデルの基本的な考え方は、プログラマが同期命令を使ってプログラムの同期を取ることで、DSM のオーバヘッドを軽減することである。プログラム中の同期命令には、獲得 (ロック) と開放 (アンロック) があり、これら同期命令によってストア命令の遅延が隠蔽される。このモデルは以下のような制約条件で定義されている [7, 1, 2]。

- 他の全てのプロセスに関して通常のロード命令やストア命令の実行が許される前に、それ以前のすべての獲得命令が完了していなければならない。
- 他の全てのプロセスに関して開放命令の実行が許される前に、それ以前の全てのロード命令やストア命令が完了していなければならない。
- 獲得命令と開放命令はプロセッサ・コンシステンシ・モデルに従う。

以下、形式的に定義する。但し、最後の条件は、獲得命令と開放命令が異なる同期変数を持つ場合、獲得命令が開放命令を飛び越すことがあるという条件である。この条件については、本稿の目的とする同期に関する仕様記述の本質的な問題ではないため、紙面の関係上省略する。

5. 各同期変数 z に関する、各プロセス P_i の命令の集合 $A_{i+w}^H | z$ に有効な逐次実行列 $S_i | z$ が存在して、 $A_{i+w}^H | z$ の任意の獲得命令 $acq_i(z)$ と、 $rel_j(z) \rightarrow_{S_i} acq_i(z)$ であるような開放命令 $rel_j(z)$ は、 $rel_j(z) \xrightarrow{S_i | z} acq_i(z)$ が成り立ち、この $acq_i(z)$ に引き続きプロセス P_i のロード命令やストア命令 o は、 $acq_i(z) \xrightarrow{S_i} o$ を満たす。
6. 各プロセス P_i の任意の獲得命令 o_{rel} と、 $o_1 \rightarrow_{o_{rel}}$ を満たす P_i の任意のロード命令やストア命令 o_i は、その o_{rel} と o_i 含むどのような逐次実行列 S_i においても、 $o_j \xrightarrow{S_i} o_{rel}$ を満たす。

以下、5,6 の条件を、S-CCS の式を使って記述する。 Syn を同期変数の集合とする。

$$\begin{aligned}
 & i : 1 \dots n \bullet \\
 & ((\forall z \in Syn \bullet \\
 & ((\forall o \in A_{i+w}^H | z \bullet \exists per_i(o) \in S_i) \\
 & \wedge \\
 & j : 1 \dots n, \forall acq_j(z) \in S_j \bullet \\
 & ((\exists per_i(rel_j(z)) \in S_i, \\
 & rel_j(z), per_i(rel_j(z)), acq_j(z) \notin \omega \bullet \\
 & \langle per_i(rel_j(z)).E_j, s_j \rangle \\
 & \xrightarrow{per_i(rel_j(z))\omega} \langle acq_j(z).E_i, s_i \rangle)) \\
 & \vee \\
 & \langle per_i(rel_j(z)) \notin \omega \bullet \\
 & \langle start.E_0, s_0 \rangle \xrightarrow{\omega} \langle acq_j(z).E_i, s_i \rangle)) \\
 & \wedge \\
 & (\forall o \in L_i \text{ of } A_{i+w}^H \bullet \\
 & \langle acq_j(z).E_1, s_1 \rangle \xrightarrow{\omega} \langle o.E_2, s_2 \rangle \Rightarrow \\
 & \langle acq_j(z).E_1, s_1 \rangle \xrightarrow{\omega} \langle per_i(o).E_2, s'_2 \rangle))) \\
 & \wedge \\
 & j : 1 \dots n, \forall rel_j(y) \in S_j \bullet \\
 & (\forall o \in L_i \text{ of } A_{i+w}^H \bullet \\
 & \langle o.E_1, s_1 \rangle \xrightarrow{\omega} \langle rel_j(y).E_2, s_2 \rangle \Rightarrow \\
 & \langle per_i(o).E_1, s'_1 \rangle \xrightarrow{\omega} \langle rel_j(y).E_2, s_2 \rangle))
 \end{aligned}$$

4 リリース・コンシステンシ・モデルの実現

この節では、リリース・コンシステンシ・モデルの実現 \mathcal{RM} の同期に関する仕様を Z の表記法と

value-passing CCS を統合して記述する。まず、本稿で採用する RM の実現方式について説明する。次に、 Z の表記法と value-passing CCS を用いて RM の機能と並行性について、それぞれ分離して記述する。最後に、S-CCS の遷移規則を適用した RM の展開例を挙げる。

4.1 実現方式 [2]

RM で採用するリリース・コンシステンシ・モデルの実現方式は、以下のものとする。

- 同期モデル：セマフォを使った分散同期サービス
- 更新オプション：書き込み時更新
- 粒度：変数単位¹

書き込み時更新とは、共有メモリの更新はあるプロセスによってローカルに作られ、データ項目のコピーを他の全てのプロセスにマルチキャストして、それぞれのローカルメモリが更新されるまで待つ方式である。リリース・コンシステンシ・モデルでは、クリティカル・セクションで発行された更新については、開放命令が終了するまでにコピーが他の全てのプロセスに反映されていなければならない。

4.2 機能の記述

各プロセス P_i は、以下の状態スキーマ s_i を持つ。各 s_i は、プロセス番号 pn_i 、ローカルメモリ M_i 、同期変数 z_i 、ストア命令番号 t_i 、他プロセスとの通信キュー $OutQueue_i$ と $InQueue_i$ 、受け取り確認関数 $Confirm_i$ 、実行履歴 L_i 、および命令集合 A_{i+u}^H の逐次実行列 S_i を持つ。

$\{M, A, Val, Syn\}$

$write_tuple == Syn \times N_1 \times (N_1 \cup \{T\})$
 $\times N_1 \times M \times Val$
 $confirmed_process == (Syn, N_1) \rightarrow seq N_1$
 $Bool == \{true, false\}$

$MaxOutQueue, MaxInQueue : N_1$
 $MaxSerial, MaxLocalHis : N_1$
 $update_confirmation : Syn \times confirmed_process$
 $\rightarrow confirmed_process$

s_i

$pn_i : N_1$
 $M_i : M \rightarrow (Val \cup \{\perp\})$
 $z_i : Syn \cup \{\perp\}$
 $t_i : N$
 $OutQueue_i : seq write_tuple$
 $InQueue_i : seq write_tuple$
 $Confirm_i : confirmed_process$
 $L_i : seq A$
 $S_i : seq A$

$\#OutQueue_i \leq MaxOutQueue$
 $\#InQueue_i \leq MaxInQueue$
 $\#L_i \leq MaxLocalHis$
 $\#S_i \leq MaxSerial$

各プロセス P_i は、操作スキーマ $InitP_i$ で初期化される。また、後述する入力ポート loc_i を通じて環境からアドレス $x?$ を受け取ると、操作スキーマ $Read_i$ を発行してローカルメモリ $M_i(x?)$ の値 $v!$ を受取る。また、実行履歴 L_i と逐次実行列 S_i にロード命令のラベル $r_i(x?, v!)$ を追加する。これら操作スキーマは紙面の関係で省略する。

¹通常、物理的なページ単位を粒度とするが、仮想メモリの問題を含む複雑な問題となるため本稿では変数単位とした。

各プロセスは P_i は、後述する入力ポート $heap_i$ を通じて環境からアドレス $x?$ と値 $v?$ を受け取ると、以下の操作スキーマ $Write_i$ を発行してローカルメモリ $M_i(x?)$ の値を $v?$ に更新する。また、出力キュー $OutQueue_i$ に更新メッセージ (同期変数 z_i 、起点プロセス番号 pn_i 、終点プロセス番号、ストア命令番号 $t_i(x?, v?)$) を追加する。尚、到着プロセス番号が T とは全てのプロセスを示す。また、同期変数 z_i とストア命令番号 t_i で区別できるこのストア命令に関する書き込み更新メッセージを送ってきたプロセスのプロセス番号列を値とする受け取り確認関数 $Confirm_i$ の初期値を $\langle \rangle$ にする。同様に、実行履歴 L_i と逐次実行列 S_i にストア命令のラベル $w_i(x?, v?)$ を追加する。

$Write_i$

Δs_i
 $x? : M$
 $v? : Value$

$pn'_i = pn_i$
 $M'_i = M_i \oplus \{x? \mapsto v?\}$
 $z'_i = z_i$
 $t'_i = t_i + 1$
 $OutQueue'_i = OutQueue_i \hat{\cup} \langle (z_i, pn_i, T, t'_i, x?, v?) \rangle$
 $InQueue'_i = InQueue_i$
 $Confirm'_i = Confirm_i \oplus \{(z_i, t'_i) \mapsto \langle \rangle\}$
 $L'_i = L_i \hat{\cup} \langle w_i(x?, v?) \rangle$
 $S'_i = S_i \hat{\cup} \langle w_i(x?, v?) \rangle$

各プロセス P_i は、操作スキーマ $Send_i$ を適時発行して、出力キュー $OutQueue_i$ 内の更新情報を、後述する $pipe_j$ を通じて他の全てのプロセスに同報通信する。また、後述する $pipe_j$ を通じて通信されたメモリ更新の情報を受け取ると、操作スキーマ $Receive_i$ を発行して入力キュー $InQueue_i$ に追加する。これらも紙面の関係で省略する。

各プロセス P_i は、以下の操作スキーマ $Apply_i$ を適時発行して、 $InQueue_i$ に格納された更新メッセージの中から終点プロセス番号が T の更新メッセージを選択して、ローカルメモリに逐次反映させる。また、この起点プロセス番号 src_j のプロセスにストア命令書き込み確認メッセージを送るために、書き込み更新メッセージを $OutQueue_i$ に追加する。

$Apply_i$

Δs_i
 $(z_j, src_j, tar_j, t_j, x_j, v_j) : write_tuple$

$InQueue'_i \neq \langle \rangle$
 $pn'_i = pn_i$
 $(z_j, src_j, tar_j, t_j, x_j, v_j) = head InQueue_i$
 $tar_j = T$
 $M'_i = M_i \oplus \{x_j \mapsto v_j\}$
 $z'_i = z_i$
 $t'_i = t_i$
 $OutQueue'_i = OutQueue_i \hat{\cup} \langle (z_j, pn_i, src_j, t_j, x_j, v_j) \rangle$
 $InQueue'_i = tail InQueue_i$
 $Confirm'_i = Confirm_i$
 $L'_i = L_i \hat{\cup} \langle Apply_i(w_j(x_j, v_j)) \rangle$
 $S'_i = S_i \hat{\cup} \langle per_i(w_j(x_j, v_j)) \rangle$

各プロセス P_i は、後述する入力ポート syn_a_i を通じてセマフォから同期変数 $s?$ を受け取ると、操作スキーマ Acq_i を発行して、 $s?$ に対応したクリティカル・セクションに入る。同様に、実行履歴 L_i と逐次実行列 S_i に獲得命令のラベル $acq_i(s?)$ を追加する。

Acq_i
Δs_i
$s? : Syn$
$pn_i^j = pn_i$
$M_i^j = M_i$
$z_j = s?$
$t_i^j = t_i$
$OutQueue_i^j = OutQueue_i$
$InQueue_i^j = InQueue_i$
$Confirm_i^j = Confirm_i$
$L_i^j = L_i \wedge < acq_i(s?) >$
$S_i^j = S_i \wedge < acq_i(s?) >$

各プロセス P_i は、後述する入力ポート syn_{-r_i} を通じてセマフォから同期変数 $s?$ を受け取ると、操作スキーマ Acq_i を発行して、 $s?$ に対応した書き込み更新メッセージを全てのプロセスから受けたか確認する。関数 $update_confirmation$ は、 $s?$ と受け取り確認関数 $Confirm_i$ を入力として、確認済みであれば、 $update!$ に $true$ を、そうでなければ、 $false$ を返す関数である。また、 $true$ の場合は、 $s?$ に関する定義域と値の対は全て $Confirm_i$ から取り除く。この関数の記述は、紙面の関係上、省略する。同様に、実行履歴 L_i と逐次実行列 S_i に開放命令のラベル $rel_i(s?)$ を追加する。

Rel_i
Δs_i
$(z_j, src_j, tar_j, t_j, x_j, v_j) : write_tuple$
$s? : Syn$
$update! : Bool$
$InQueue_i \neq \langle \rangle$
$(z_j, src_j, tar_j, t_j, x_j, v_j) = head\ InQueue_i$
$tar_j = pn_i$
$InQueue_i^j = tail\ InQueue_i$
$pn_i^j = pn_i$
$M_i^j = M_i$
$t_i^j = t_i$
$OutQueue_i^j = OutQueue_i$
$Confirm_i^j = update_confirmation(z_j, Confirm_i \oplus \{(z_j, t_j) \mapsto (Confirm_i(z_j, t_j) \wedge < src_j >)\}, update!)$
$update! = true$
$z_j^j = \perp$
$L_i^j = L_i \wedge < rel_i(s?) >$
$S_i^j = S_i \wedge < rel_i(s?) >$

4.3 並行性の記述

この節では、value-passing CCS を用いて、 \mathcal{RM} の並行性および同期に関する形式的仕様記述を行う。各プロセス P_i は、入出力ポートとして、

$$P_i : \{id_i, loc_i, \overline{val}_i, heap_i, pipe_i, \overline{pipe}_i\}$$

を持つ。入力ポート id_i は、プロセス番号を環境から入力する。入出力ポート $pipe_i$ は、プロセス間の通信ポートである。その他のポートは、以下のロード命令、ストア命令内で使用される。

ラベル $r_i(x?, v!)$ は、不可分なロード命令であり、入力ポート loc_i を通じて環境からアドレス $x?$ を受け取り、操作スキーマ $Read_i$ を実行した後、ローカルメモリ $M_i(x?)$ の値 $v!$ を出力ポート \overline{val}_i を通じて環境に出力する。但し、このロード命令が不可分であることの制約を記述していない。これはこの操作に関するセマフォを追加することで記述できるが、仕様記述が煩雑になるため省略する。

$$r_i(x?, v!) \equiv loc_i(x?).Read_i.\overline{val}_i(v!)$$

ラベル $w_i(x?, v?)$ は、不可分なストア命令であり、入力ポート $heap_i$ を通じて環境からアドレス $x?$ と値 $v?$ を受け取り、操作スキーマ $Write_i$ を実行する。この操作も同様に不可分な命令の制約記述は省略する。

$$w_i(x?, v?) \equiv heap_i(x?, v?).Write_i$$

ラベル $broadcast_i(message!)$ は、不可分な同報通信命令であり、操作スキーマ $Send_i$ を実行後、 $pipe_i$ 以外の出力ポート \overline{pipe}_j を通じて他の全てのプロセスと通信する。この操作も同様に不可分な命令の制約記述は省略する。

$$broadcast_i(message!) \equiv Send_i$$

$$\overline{pipe}_i(message!) \dots \overline{pipe}_{i-1}(message!) \\ \overline{pipe}_{i+1}(message!) \dots \overline{pipe}_k(message!)$$

ラベル $acq_i(s?)$ は、同期変数 $s?$ を持つ不可分な獲得命令であり、入力ポート syn_{-a_i} を通じて環境から $s?$ を受け取り、操作スキーマ Acq_i を実行する。次に、後述するセマフォ Sem から入力ポート acq を通じて $s?$ を受け取り、 $s?$ に対応したクリティカル・セクションに入る。この操作も同様に不可分な命令の制約記述は省略する。

$$acq_i(s?) \equiv syn_{-a_i}(s?).Acq_i.acq(s?)$$

ラベル $rel_i(s?)$ は、同期変数 $s?$ を持つ不可分な開放命令であり、入力ポート syn_{-r_i} を通じて環境から $s?$ を受け取り、エージェント $check_i(s?)$ を起動する。そして、入力ポート $confirm_i$ を通じて操作スキーマ Rel_i から $update!$ を受け取り、 $s?$ に対応したクリティカル・セクション内の書き込み時更新が終了するまで確認を繰り返す。終了確認後、出力ポート \overline{rel} を通じてセマフォ Sem に $s?$ を送り、 $s?$ に対応したクリティカル・セクションから出る。この操作も同様に不可分な命令の制約記述は省略する。

$$rel_i(s?) \equiv syn_{-r_i}(s?).check_i(s?).\overline{rel}(s?)$$

$$check_i(s?) \stackrel{def}{=} Rel_i.confirm_i(update!) \\ ((if\ update! = true\ then\ 0) \\ + (if\ update! = false\ then\ check_i(s?)))$$

以上の定義により、以下のプロセス P_i が定義される。

$$P_i \stackrel{def}{=} acq_i(x?).P_i + \\ r_i(x?, v!).P_i + \\ w_i(x?, v?).P_i + \\ broadcast_i(message!).P_i + \\ receive_i(message?).P_i + \\ Apply_i.P_i + \\ rel_i(x?).P_i$$

各プロセス P_i は以下のセマフォで同期を取る。但し、同期変数の集合 $Syn = \{a, \dots, z\}$ に対するセマフォは、それぞれ、以下の $Sem_a \dots Sem_z$ とする。

$$Sem_a \stackrel{def}{=} \overline{acq}(a).rel(a).Sem_a \\ \dots \\ Sem_z \stackrel{def}{=} \overline{acq}(z).rel(z).Sem_z \\ \mathcal{RM} \stackrel{def}{=} id(pn_1?).InitP_1 \dots id(pn_n?).InitP_n \\ (Sem_a | \dots | Sem_z | P_1 | \dots | P_n) \setminus L \\ where\ L = \{acq(a), \dots, acq(z), rel(a), \dots, rel(z), \\ pipe_1, \dots, pipe_n\}$$

4.4 \mathcal{RM} の展開例

上記で定義した \mathcal{RM} の同期に関係する部分の展開例を以下に示す。但し、簡略化のため、プロセスは、 P_1, P_2 の二個、同期変数は、 y, z の二個とする。

$\langle \mathcal{CM}, s_0 \rangle$	
$\xrightarrow{\omega \text{ syn_} a_1(z)}$	$\langle \langle \text{Sem}_y \mid \text{Sem}_z \mid \text{Acq}_1.\text{acq}(z).P_1 \mid P_2 \rangle \setminus L, s'_0 \rangle$
$\xrightarrow{\text{Acq}_1}$	$\langle \langle \text{Sem}_y \mid \overline{\text{acq}}(z).\text{rel}(z).\text{Sem}_z \mid \text{acq}(z).P_1 \mid P_2 \rangle \setminus L, s'_1 \rangle$
$\xrightarrow{\tau}$	$\langle \langle \text{Sem}_y \mid \text{rel}(z).\text{Sem}_z \mid w_1(x_1, 1).P_1 \mid P_2 \rangle \setminus L, s'_2 \rangle$
$\xrightarrow{w_1(x_1, 1)}$	$\langle \langle \text{Sem}_y \mid \text{rel}(z).\text{Sem}_z \mid \text{broadcast}_1(\text{message!}).P_1 \mid P_2 \rangle \setminus L, s'_3 \rangle$
$\xrightarrow{\text{broadcast}_1(x_1, 1, \top, 1, x_1, 1)}$	$\langle \langle \text{Sem}_y \mid \text{rel}(z).\text{Sem}_z \mid P_1 \mid \text{receive}_2(\text{message?}).P_2 \rangle \setminus L, s'_4 \rangle$
$\xrightarrow{\text{receive}_2(x_1, 1, \top, 1, x_1, 1)}$	$\langle \langle \text{Sem}_y \mid \text{rel}(z).\text{Sem}_z \mid P_1 \mid \text{Apply}_2.P_2 \rangle \setminus L, s'_5 \rangle$
$\xrightarrow{\text{Apply}_2}$	$\langle \langle \text{Sem}_y \mid \text{rel}(z).\text{Sem}_z \mid \text{receive}_1(\text{message?}).P_1 \mid P_2 \rangle \setminus L, s'_6 \rangle$
$\xrightarrow{\text{receive}_1(x_2, 2, 1, 1, x_1, 1)}$	$\langle \langle \text{Sem}_y \mid \text{rel}(z).\text{Sem}_z \mid \text{syn_} r_1(s?).P_1 \mid P_2 \rangle \setminus L, s'_7 \rangle$
$\xrightarrow{\text{syn_} r_1(z)}$	$\langle \langle \text{Sem}_y \mid \text{rel}(z).\text{Sem}_z \mid \text{check}_1(z).\overline{\text{rel}}(z).P_1 \mid P_2 \rangle \setminus L, s'_8 \rangle$
$\xrightarrow{\text{check}_1(z)}$	$\langle \langle \text{Sem}_y \mid \text{rel}(z).\text{Sem}_z \mid \overline{\text{rel}}(z).P_1 \mid P_2 \rangle \setminus L, s'_9 \rangle$
$\xrightarrow{\tau}$	$\langle \langle \text{Sem}_y \mid \text{Sem}_z \mid P_1 \mid \text{syn_} a_2(s?).P_2 \rangle \setminus L, s'_{10} \rangle$
$\xrightarrow{\text{syn_} a_2(z)}$	$\langle \langle \text{Sem}_y \mid \text{Sem}_z \mid P_1 \mid \text{Acq}_2.\text{acq}(z).P_2 \rangle \setminus L, s'_{11} \rangle$
$\xrightarrow{\text{Acq}_2}$	$\langle \langle \text{Sem}_y \mid \overline{\text{acq}}(z).\text{rel}(z).\text{Sem}_z \mid P_1 \mid \text{acq}(z).P_2 \rangle \setminus L, s'_{12} \rangle$
$\xrightarrow{\tau}$	$\langle \langle \text{Sem}_y \mid \text{rel}(z).\text{Sem}_z \mid P_1 \mid P_2 \rangle \setminus L, s'_{13} \rangle$
\dots	

5 終わりに

本稿では、コーザル・メモリ・コンシステンシ・モデルの形式的仕様記述と検証 [6] に続いて、リリース・コンシステンシ・モデル [7] に、田口と荒木が提案した Z 記述技法 [3] と value-passing CCS [4] (Calculus of Communicating Systems) を統合した同様の形式的技法 [5] を適用して、そのモデルと同期に関する実現の形式的仕様を記述した。そして、記述された共有メモリシステムの同期に関する実行トレース例を示した。状態を Z のキューと関数で記述して、それらの状態を持つ操作スキーマの実行順序を、value-passing CCS で記述した結果、複雑な同期処理においても、この形式技法を用いて柔軟に記述できることを確認した。

今後の課題としては、次の 2 点が挙げられる。まず、このモデルと実現の検証およびその他のコンシステンシ・モデル、特に、本稿で省略したプロセス・コンシステンシ・モデルなどを、この形式的技法で記述・検証すること。次に、これらの経験を踏まえて、この形式的技法を拡張することなどが挙げられる。

参考文献

- [1] 城 和貴. メモリ・コンシステンシ・モデルの諸定義と解釈例. In 並列処理シンポジウム JSPP'97 (チュートリアル講演), pages 149–163. 情報処理学会, Sep 1997.
- [2] 福田 晃. 並列オペレーティングシステム. 並列処理シリーズ 7. コロナ社, 1997.
- [3] J.Spivey. *The Z notation*. Prentice Hall, second edition, 1992.

- [4] R.Milner. *Communication and Concurrency*. Prentice Hall, 1989.
- [5] Kenji Taguchi and Kejiro Araki. The State-based CCS Semantics for Concurrent Z Specification. In *Proc. of the 1st Int'l Conf. of Formal Engineering Methods*, pages 283–292. IEEE, November 1997.
- [6] S. Takata, K. Taguchi, K. Joe, and A. Fukuda. Specification and Verification of Memory Consistency Models for Shared-Memory Multiprocessor Systems. In *Proc. of Int'l Conf. on Parallel and Distributed Processing Techniques and Applications*, volume 2, pages 923–930, July 1998.
- [7] K. Gharachorloo, D. Lenoski, J.Laudon, P. Gibbon, A. Gupta, and J.Hennessy. Memory Consistency and Event Ordering in Scalable Shared-Memory Multiprocessors. In *Proc. 17th Ann. Int'l Symp. Computer Architecture*, pages 15–26. IEEE, 1990.
- [8] Colin Stirling. Modal and temporal logic for processes. In *Logic for Concurrency*, number 1043 in LNCS, pages 149–237. Springer-Verlag, 1996.