

コンビネータリダクションチップ その方式とアーキテクチャ

和田 英一 児玉 祐悦
東京大学工学部

グラフコピー方式によるSKコンビネータリダクションを行う専用システムについて考察する。本システムは後置型コンビネータを取り入れることにより、完全遅延評価並びにストリクトコンビネータを効率よく実行できるように、グラフコピー方式を改良している。また、リダクション実行部をチップ化し、内部複数バスによるレジスタ並列転送や、専用キャッシュ化されたレジスタによる高速スタック処理、後置型コンビネータ検出のためのフラグ、タグやコンビネータによる多方向分岐命令、スタック及びヒープポインタのオーバーフローの割り込みによる検出など本リダクション方式に適した特別の機能を備えている。このため高速なリダクションを可能にしている。

Chip for combinator reduction
--- its scheme and architecture

Eiiti Wada and Yūetsu Kodama

Department of Mathematical Engineering
University of Tokyo
7-3-1, Bunkyo-ku, Tokyo, 153

A system for SK combinator reduction with graph copying mechanism is described. This graph copying scheme is improved by adopting postfix combinators, and effectively executes fully lazy or strict combinator evaluation. Reduction executer is implemented on the customized CPU chip. The chip has special functions suitable for the system i.e., parallel register translation by inner buses, fast stack operations by special caching registers, flags for detecting postfix combinators, multi-branch instructions according to tag contents or combinators, stack and/or heap point overflow detection by interrupt, etc. Reduction speed was estimated by simulator.

1. はじめに

1979年にターナー⁽¹⁾によってコンパイナリダクションによる関数型言語の実行系が提唱された。その方式の利点として、式から変数が取り除かれているため、変数と伴って必要となるスコープなどの処理が不用になり実行系が簡単になること、プログラム検証などで必要とされている遅延評価が自然に実現できること、その遅延評価を単純に行うと引数が何度も評価され効率が落ちてしまうがそれを防ぐ完全遅延評価が簡単に実現できること、評価順による結果の安全性が保証されていることなどがあげられる。

このような方式が本当に関数型言語の実行系として適しているかどうかを検証するためには、ある程度大きなプログラムを実行する必要がある。これを既存のコンピュータ上で実行しようとするとうとうしてもインタープリティブに実行する必要があるため、スピード的に遅くなってしまう。しかし、これではコンパイナリダクション方式に対する評価というよりは既存のコンピュータとこの方式の親和性に対する評価となっている。

そこで、コンパイナリダクション方式に適した専用システムを開発し、その上で評価することが必要である。本論文ではこのような専用システムを考えた場合のコンパイナリダクション方式とそのためリダクションチップのアーキテクチャについて述べてみる。

2. コンパイナリダクション方式

まず、コンパイナリダクションの方式について述べる。今回のシステムのコンパイナリダクション方式としては、SKIコンパイナリダクションを用いる。S, K, Iなどの各コンパイナリダクションの処理は非常に簡単であり、チップ内での実行に適している。主なコンパイナリダクションのルールを表1に示す。

また、リダクション方式としてはグラフコピー方式⁽²⁾を用いる。これは、グラフ書換え方式よりもヒープメモリへのアクセスが少なく、しかも、特殊なセルを共有することにより完全遅延評価を行うこともできる。

完全遅延評価のためコンパイナリダクションSのリダクションを行うときに図1(b)のようにコンパイナリダクションevalとzからなるセルをつくり、それをzであるかのようにスタック操作を行っておく。そして、eval zを評価するときには図1




図1 完全遅延評価

(d) のように後置型コンビネータ⁽³⁾ eval-pc を用いて z を評価しセルを図 1 (e) のようにその結果で書き換えることにより、次にこのセルを評価するときにはこの結果を取り出すだけでよくなり、z の評価を高々1度しか実行しないようにすることができる。

また、plus のようなストリクトコンビネータの評価にも後置型コンビネータを用いる


ことにより、引数の評価を少ないオーバーヘッドで行うことができる。コンビネータ plus の場合、まず図 2(b) のように後置型コンビネータ eval-pc を用いて x を評価し、次に (c) のように後置型コンビネータ eval-pc2 を用いて y を評価し、それから x'+y' を計算する。

IF コンビネータはないが、条件をチェックするコンビネータ CONSP, EQ, LT はリダクションの結果、コンビネータ K, J となる。

K then-part else-part => then-part

J then-part else-part => else-part

であるから、条件チェックコンビネータはそのまま IF コンビネータの代わりになる。



plus x y => x+y

図 2 ストリクトコンビネータ

表 1 各コンビネータのリダクションルール (一部)

S	$x y z \Rightarrow x z' y z'$	P	$x y \Rightarrow P x y$
	ここで $z' = \text{EVAL } z$		リスト構造を示す
K	$x y \Rightarrow x$	HD	$s \Rightarrow s \text{ HD-PC}$
I	$x \Rightarrow x$	a HD-PC	$\Rightarrow x$
B	$x y z \Rightarrow x (y z)$		ここで $a = P x y$
C	$x y z \Rightarrow x z y$	CONSP	$s \Rightarrow s \text{ CONSP-PC}$
J	$x y \Rightarrow y$	a CONSP-PC	$\Rightarrow K \text{ (if true)}$
Y	$f \Rightarrow f (Y f)$		J (if false)

表 2 制御命令

INVALID =>	終了
OUT x => x OUT-PC	
a OUT-PC =>	a を出力
INIT x => INVALID	そしてスタックポインタクリア
GC-ON =>	チップ上のデータをすべてスタックメモリ上に吐き出したあとストップ
GC-OFF =>	スタックメモリに吐き出したデータをチップ上に取り戻し、リダクションを継続

3. コンビネータリダクションチップ

この方式に基づくリダクションチップを説明する。

このチップのブロック図は図3のように、マイクロコード制御を行うコントロールユニットと、レジスタなどからなるデータユニット、それにスタック操作を行うスタックユニットの3つのユニットからなっている。ヒープメモリ用のバスとスタックメモリ用のバスは分離されていて、それぞれのメモリに同時にアクセスすることができる。また、各メモリはデータ32ビット、アドレス15ビットとなっている。




図3 ブロック図

ここではリダクションチップはバックエンド型で稼働し、関数型言語からコンビネータへの変換はホスト側で行い、リダクションチップはリダクションだけに専念できるものとする。そのコンビネータ式の受渡しは共有メモリであるヒープメモリを介して行い、評価するコンビネータ式の先頭番地や作業領域として使用可能なヒープエリアの先頭番地は特定番地（チップ側アドレス0）を介して行うことにする。そのほかにリダクションの開始を指示する reset や現在のチップの状態を示す stat が制御信号として用意されている。stat は3ビットで上位が1のときチップは停止していることを示し、その理由は下位2ビットで示される。上位が0のときはリダクションを実行中であることを示す。詳しくは表3に示す。

ヒープメモリは2つのデータをもつセルからなる。それぞれのデータ構成を図4に示す。タイプとしてはセルポインタ、コンビネータ、整数の3タイプで、セルポインタは最上位ビットが1、コンビネータ、整数はそれぞれ上位2ビットが00、01というタグを持つ16ビットデータである。




図4 データタイプ

表3 stat 信号

0**	リダクション実行中
100	ヒープポインタオーバーフローのため停止
101	スタックポインタオーバーフローのため停止
110	stop 命令により停止
111	halt 命令により停止

コントロールユニットのブロック図を図5に示す。コントロールユニットは普通のマイクロ制御型CPUと同様であるが、そのほかにヒープポインタオーバーフローが起きたときにガベージコレクションを行うためにマイクロコードポインタを保存するレジスタGCPと、スタックポインタやヒープポインタからのオーバーフローの割り込みを処理するMINTなどがある

ヒープポインタオーバーフローが起きたときは次のマイクロ命令まで行いその後で停止しガベージコレクションを行う。これはメモリアクセスには2マイクロサイクル必要であり、オーバーフローは第一サイクル後に発生するが、現在のメモリアクセスには影響を与えないため、そのメモリアクセスを終了させるためである。ガベージコレクションはこのチップでは行わずにホストあるいは他のチップで行うが、チップ上のデータもガベージコレクションの対象であるのでこれをメモリ上に退避することが必要であり、これを行うための命令と回復するための命令が用意されている。

データユニットのブロック図を図6に示す。データユニットにはスタックの値を保持する4個のノードレジスタB0, B1, B2, B3とヒープメモリアクセス用のアドレスレジスタA, データレジスタDH, DL, 新しいセルとして使用可能なヒープアドレスを指すHPレジスタ、算術演算回路ALUやフラグレジスタFRなどの機能素子がある。それらは3本のバスL0, L1, L2によってつながっている。また、ノードレジスタB3にはスタックユニットへのバスにつながっているし、マイクロコードのLT領域も3本のバスを利用している。この3本のバスを利用して同時に3つのレジスタ




図5 コントロールユニット




図6 データユニット

転送を行うことができる。また、メモリアクセスには2マイクロサイクル必要とするが、その間も空いているバスを利用してレジスタ転送を行うこともできる。フラグとしてはALUの結果のゼロフラグやキャリーフラグの他に、B0がセルポインタであるかどうかをしめすフラグC0、B1に有効な引数が入っているかどうかを示すフラグF1、B1とB2に有効な引数が入っているかどうかを示すフラグF2、B1とB2とB3に有効な引数が入っているかどうかを示すフラグF3がある。有効な引数とは後置型コンビネータでない値ということであり、後置型コンビネータはそこより上が現在評価すべきデータであることを示しているわけである。

スタックユニットのブロック図を図7に示す。スタックユニットは、スタックメモリが32ビット構成であるのに対し、スタック操作はその半分の16ビット単位で指定されるため、その調整を行っている。また、ヒープメモリ同様2マイクロサイクル必要なスタックメモリ操作を1マイクロサイクルで行えるように工夫している。これは、スタック操作をスタックユニット内部のレジスタ操作に置き換え、スタック操作の指定がないときにスタックメモリ操作を行うことにより実現している。このためにはスタック操作が指定されていないときに、次のスタック操作の要求に答えられるように、スタックユニット内のレジスタの値を準備して置かなければいけない。ユニット内のレジスタの状態とスタック操作による状態遷移を示しているのが図8のオートマトンである。これより、スタック操作の指定がないときにスタックユニット内のレジスタの状態がこの4つのうちのどれかになるようにスタックメモリ操作を行えばよいことがわかる。ただし、必要なデータは現在のスタックポインタ上及び前後1ワードとし、また、その後には2マイクロサイクル以上のスタック操作無指定ステップがあ





図7 スタックユニット



R0 R1 R2 R3 Rn is address of data hold on nth register if sp=n

operation

- 1 st R2R3 (SP - 1) 4 ld R0R1 (SP - 1)
- 2 ld R0R1 (SP) 5 ld R2R3 (SP)
- 3 ld R2R3 (SP - 1) 6 st R0R1 (SP - 1)

図8 スタック操作オートマトン

るものとする。

図 9 にマイクロコードの形式を示す。マイクロコードは 44 ビット幅で 8 ビットのアドレス付けがされている。




図 9 マイクロコード

18 の領域に分かれそれぞれの領域で符号化されている。L0 領域から L2 領域はバスに出力するソースを指定する。B0 領域から B3 領域は各レジスタに入力されるソースを指定する。A 領域から HP 領域は各レジスタのラッチを指定していて、HP 領域はさらにインクリメントの指定も行う。MEM 領域はヒープメモリ操作を指定し、第 1 サイクルと第 2 サイクルの指定も行う。ALU 領域は ALU の開始タイミングと加算か減算かを指定する。RS 領域はスタックユニット操作を指定する。Badr, Bcc 領域は次に実行するマイクロコードポインタを指定する。ここでは上位 2 ビットのタグによる 4 方向分岐や下位 8 ビットのコンビネータの値による間接分岐、フラグの値による条件分岐などいろいろな分岐を指定することができる。LT 領域は分岐先のアドレスや、レジスタにいれるデータなどを示すリテラル部である。8 ビットあるために直接マイクロコードアドレスやコンビネータを指定することができる。

このチップの特徴をまとめると、

- 1) 3本のバスによるレジスタ間並列転送が可能である
- 2) タグによる分岐やコンビネータの値による分岐など特別な分岐制御によりすばやく所定の処理を行うアドレスに飛べる
- 3) コンビネータの引数チェックがフラグ参照だけで行える
- 4) スタック操作がメモリサイクルの半分の 1 マイクロサイクルで実現できる
- 5) ヒープポインタやスタックポインタのオーバーフローは割り込みによって検出されるのでそれらのチェックを行う必要がない

などがあげられる。

これらの特徴により、コンビネータリダクションの各コンビネータ以外の処理には 13 ステップのマイクロコードしか必要としない。

4. 評価

このチップをシミュレーションによって評価した結果を次に示す。これによるとサイクルを 5 MHz とすると 1 秒間に約 50 万リダクションが可能であり、これはインタープリタによるリダクションの 100 倍から 50 倍くらいのスピードアップとなっている。実行されたコンビネータの内訳は S, K などの基本コンビネータが 56%、後置型コンビネータが 23%、その他のコンビネータが 21% となっている。基本コンビネータは引数を各関数に受け渡すために必要なコンビネータであり、引数の数が少く算術計算中心のプログラムでもこれらのコンビネータの割合が多いので高速化が特に必要な部分である。また、後置型コンビネータも 2 割程度ありこれを再帰呼び出しで行いレジスタ退避などを行ってオーバーヘッドが大きすぎて大変である。

ヒープメモリ操作は全マイクロサイクルのうち 43% で行われているが、その

うちの62%はトラバース操作であり、コンビネータ操作でのヒープメモリ操作の割合は16%にすぎない。これはヒープメモリアクセスの少ないグラフコピ方式によるものである。また、全マイクロサイクルのうち29%でスタック操作指定が行われているが、実際のスタックメモリ操作は23%でしか行われていない。push/popを直接スタックメモリ操作で行うとすると、メモリ操作は2マイクロサイクル必要であるから、増加するマイクロサイクルも考えて、スタック操作には45%必要となるころをスタックユニットの利用により17%ですませている。これはpush/pop操作のうちの38%しか実際にはメモリ操作を行っていないことを示している。つまり、62%はスタックユニット内の処理だけで完結し、メモリを参照しなくてもすんでいる。

結果として、このチップの特徴がコンビネータリダクションの高速実行に有効であったといえる。

さらに高速化を図るためには、全体の27%を占めるトラバース処理をパイプライン化すること。現在はセルポイントの1種類しかないポイントに、リストポイントを加えてリスト処理を速くすること。また、ストリクトコンビネータでは引数が定数であることがわかっているが、後置型コンビネータを利用した変換を行うのでこの辺の処理を、不変コード方式での最適化の方法を取り入れるなどの方法が考えられる。

しかし、これらの方法による高速化はクロックの高速化と合わせても数倍が限度であり、それ以上の高速化のためには並列化が必要となる。そのときにはノイマン型ではない例えばデータフローのようなシステムが有利になると期待される。

参考文献

- (1) D.A.Turner, "A New Implementation Technique for Applicative Languages", Software-Practice and Experience, vol. 9, pp. 31-49, 1979
- (2) Masato Takeichi, "An Alternative Scheme for Evaluating Combinator Expressions", Journal of Information Processing, vol. 7, no. 4, pp. 246-253, 1984
- (3) W.R.Stoye, T.J.W.Clarke and A.C.Norman, "Some Practical Methods for Rapid Combinator Reduction", 1984 ACM Conference on Lisp and Functional Programming, pp. 159-166, 1984