

## URR浮動小数点数演算のためのパイプライン加減算器の設計と FPGAによる実現

大山 光男

倉敷芸術科学大学 ソフトウェア学科  
〒712 岡山県 倉敷市 連島町 西之浦 2640番地  
(e-mail : ooyama@soft.kusa.ac.jp)

URR浮動小数点数と3重指数分割に基づく浮動小数点数の高速演算を目的として、4ステージパイプライン加減算器を設計した。指数と仮数の分離、仮数の桁合わせと加減算の実行、演算結果の正規化、指数と仮数の結合を、それぞれ1ステージで実行する。さらにパイプライン加減算器の機能を確認するためFPGAに実装して評価した結果、クロック周波数12MHzでURR浮動小数点数の演算を、10MHzで3重指数分割に基づく浮動小数点数の演算を確認した。

### Design of a Pipelined Adder/Subtractor for URR Floating-Point Arithmetic and its Experimental Implementation on FPGAs.

Mitsuo Ooyama

Department of Computer Science and Mathematics  
Kurashiki University of Science and the Arts  
2640 Nishinoura, Tsurajima, Kurashiki, Okayama 712 JAPAN  
(e-mail : ooyama@soft.kusa.ac.jp)

Four-stage pipelined adder/subtractor for URR floating-point arithmetic and floating-point arithmetic based on a triple exponential cut was designed. Separating an exponent and a fraction from URR, alignment of a fraction and addition/subtraction, normalization of the result, and combining an exponent and a fraction into URR are processed on each stage of the pipeline. This adder/subtractor was also implemented on FPGAs and correct calculation of URR with 12MHz clock and floating-point arithmetic based on a triple exponential cut with 10 MHz clock were confirmed.

#### 1 はじめに

本稿では、可変長指数部を持つ浮動小数点表現であるURR、およびその変形である3重指数分割に基づく浮動小数点数を演算するパイプライン加減算器の設計と、FPGAへの実装結果について報告する。浜田によって提案されたURRは事実上オーバーフローやアンダーフローを起こさないほか、いくつかの望ましい特徴を持っている(1)。しかし、指数の絶対値が大きい(桁数が多い)領域では指数部が長くなることから、その改善がいくつか試みられている(2)(3)(4)。

一方、これらの数値表現の実用化が促進される条件の一つに、高速演算機構が安価に提供されることがある。URRは、他の表現範囲の広い実数値

表現、例えば、指数関数の計算が必要となるLI (Level Index)(5)等に比べて簡単な操作で演算できるが、指数部固定長の浮動小数点数の演算比較して指数仮数の分離結合に手間がかかる、などの課題がある。筆者らは、高速演算機構の実現を目的として、そのキー技術になると思われる指数と仮数の高速分離結合回路方式の検討(7)(8)と、マイクロプログラム制御方式のURR演算プロセッサへの応用を行ってきた(6)(7)。しかしながら、本格的な高速演算機構を実現するには、高速なパイプライン演算器の開発が必須となる。本稿ではその1ステップとして設計試作した、4ステージで32ビットURR、および3重指数分割に基づく浮動小数点数を演算することのできるパイプライン加減算器について報告する。

## 2 表現の概要

最初にURR, および3重指数分割に基づく浮動小数点表現のデータフォーマットについて概要を述べる。なお, 以降では3重指数分割に基づく浮動小数点表現を, 3重指数分割, あるいはTriple exp. cutと省略して記す。

### (1) URRのデータフォーマット

図1に示すように, 符号ビットに続く指数部は, 指数の値を保持するE部と, E部の長さを表すL部から成る。したがって指数部は可変長であり, 固定長データでは残りが仮数部となる。各部を構成するビットは以下のように決められる。

いま, 実数 $x$ を

$$x = 2^e \times f$$

指数 $e$ は整数, 仮数 $f$ は

$$1 \leq f < 2 \quad (x \geq 0)$$

$$-2 \leq f < -1 \quad (x < 0)$$

と表す。図1において, 符号ビット $S$ は仮数 $f$ の符号であり, 仮数部は仮数 $f$ の小数点以下のビット列が上位から順番に入る。指数部は, 指数 $e$ が $m$ 桁で

$$e = \dots Se \overline{Se} e_{m-1} \dots e_1, \text{Seは符号}$$

と表され,  $x \geq 0$ とき,

$$\underbrace{1 \dots 1}_L 0 \underbrace{e_{m-1} \dots e_1}_E, (e \geq 0)$$

$m+1$ 個

$$\underbrace{0 \dots 0}_L 1 \underbrace{e_{m-1} \dots e_1}_E, (e < 0)$$

$m+1$ 個

となる。なお,  $e = -2, -1, 0, 1$ の各場合は, E部は空であり, L部はそれぞれ001, 01, 10, 110である。

$x < 0$ の場合は, 上記ビット列の1/0を反転したビット列(1の補数)が指数部となる。

### (2) 3重指数分割のデータフォーマット

図2において, 符号 $S$ と仮数部はURRと同じであるが, 指数部がL, N, E部から成る。EはURRと同じであるが, N部が数値でE部の長さ(指数の桁数)を表し, L部がビット列の長さでN部の長さを表す。すなわち,




Fig. 1 Data format of URR

図1 URRのデータフォーマット




Fig. 2 Data format of FLP based on Triple exp. cut.

図2 3重指数分割に基づく浮動小数点数のデータフォーマット

指数 $e$ が $m$ 桁で表され,  $x \geq 0$ のとき, 指数部は

$$\underbrace{1 \dots 1}_L \underbrace{0 \dots 0}_{N-k} \underbrace{e_{m-1} \dots e_1}_E, (e \geq 0)$$

$k+1$ 個

となる。 $e < 0$ では上記指数部のL, N部の1の補数を取り,  $x < 0$ ではさらに指数部全体の1の補数をとる。また $e = -2, -1, 0, 1$ の各場合は, N部, E部は空であり, 指数部はURRと同じである。

## 3 指数と仮数の分離

次に指数と仮数の高速分離結合回路方式について要点を述べる。ここでは, URR, 3重指数分割とも, 分離においては分離前と同一長の指数と仮数を分離し, 結合では同一長の指数, 仮数から同一長のURR, 3重指数分割を得ることとする。3重指数分割では指数の長さを制限することになるが, これにより32ビットデータのN部の長さは高々4ビット, 64ビットデータでも5ビットと極めて短くなり, N部の分離が高速, かつ少量のハードウェアで可能となる。

### 3.1 URRからの指数, 仮数の分離

次の手順により行う

#### (1) 各部の位置と長さの検出

具体的にはL部の右端ビット(区切りビットの位置を検出し, 左端の2ビットに検出したビットのビット番号(LSBが0)を接続し, 境界コード(B-code)を生成する。区切りビットが存在しない場合は, ビット番号を最大(左端ビットの番号)とする。L部は必ず存在し, L部の長さが分かれば, E部, F部の有無と長さが分かる。高速検出は, プライオリティエンコーダを利用したハードウェアにより可能である。

#### (2) 指数の分離

E部に先行するビット列を指数の符号ビットに変換後, 指数のLSBが右端に位置するよう算術右シフト(仮数部がないときは左)する。指数の符号ビットへの変換は, 境界コードから生成するビットパターン1とURRとのXOR演算で可能であり, シフト量も境界コードから決まる。なお, 32ビットURRに対するビットパターン1の詳細を, 後掲する表2に示した。

#### (3) 仮数の分離

仮数部の先頭ビットが左端から4ビット目に位置するように左シフトし, 左端3ビットを, 2ビットの符号ビット $S$ とその反転ビット1ビットで置換する。シフト量は境界コードから決まる。

以上の手続きは図3に示す回路で高速に実行できる。図に示すように境界位置検出後は, 指数の分離と仮数の分離は並列に実行する。

### 3.2 3重指数分割からの指数と仮数の分離

最初にN部を分離する。これはURRにおける指数の分離と同様な手順で行うが、N部は短く抑えられているので容易である。次に分離したN部と境界コードを用いて指数と仮数を分離するが、以降の手続きはURRと同様である。




Fig.3 Block diagram of the separating circuits (For URR)

図3 指数と仮数の分離回路の構成 (URR)




Figure 4 Block diagram of separating circuits (For Triple exp. cut.)

図4 指数と仮数の分離回路の構成 (3重指数分割)

なお、32ビットの3重指数分割から指数を分離するためのビットパターン1の詳細を後掲の表3に示した。

以上の手続きは図4に示す回路により高速に実行される。

## 4 指数と仮数の結合

指数と仮数に分離、演算を行った後は、指数と仮数を結合してURRや3重指数分割を生成する。以下にその手順を述べる。

### 4.1 指数と仮数の結合 (URR)

#### (1) 指数の桁数の検出

指数の左端の符号ビットを基準に最初の反転ビットの位置を検出し、そのビット番号を指数コード (E-code) として出力する。ビット反転がない場合は最大ビット番号をあてる。指数の桁数が分かれば生成するURRの各部の位置、長さが全て確定する。

#### (2) 指数部の生成

指数の桁数で決まる量、指数を左シフトして、URRのE部に合わせる。このとき、仮数部が存在しない場合は右シフトとなる。次に指数コードからビットパターン2を生成して、シフトした指数とXOR演算を行いL部、E部を生成する。このとき、左端ビットは空にする。ビットパターンの詳細は後掲の表4に示した。

#### (3) 仮数部の生成

指数の桁数で決まる量、仮数を右シフトし、




Fig. 5 Block diagram of the combining circuits (For URR and Triple exp. cut.)

図5 指数と仮数の結合回路の構成

URRの仮数部にあわせる。このとき、仮数部に先行する指数部となる位置は空（ゼロ）とする。

(4) (2), (3) で生成した指数部仮数部をOR演算で結合してURRを生成する。

以上の手続きは図5に示す回路で高速に実行する。高速化のため指数の桁数検出後は指数部と仮数部の生成を並列に行う。

#### 4.2 指数と仮数の結合（3重指数分割）

生成する指数部の構成は異なるが、URRと同一手続きで結合出来る。3重指数分割の指数部を生成するにはビットパターン2を入れ替えばよい。32ビットの場合のビットパターン2を後掲の表5に示した。結合回路はビットパターン2を入れ替えて図5の回路が利用できる。

### 5. パイプライン加減算器の設計

前述の分離回路、結合回路を利用してパイプライン加減算器を構成する。指数と仮数の分離後は、指数、仮数のそれぞれで演算を行い、結果を再び結合する。指数と仮数の演算は、指数の長さが長いことを除けば従来の浮動小数点数演算器と同様であり、従来の回路が使用できる。従って、パイプライン加減算器は図6に示すように構成される。パイプラインの各ステージへの処理の割り当てでは、ゲートアレイの設計パラメータで遅延時間を見積もり、出来るだけバランスが取れるようにした。その結果、図7に示すように、指数と仮数の分離、仮数の桁合わせと加減算の実行、演算後の正規化、指数と仮数の結合を各1ステージで行い、4ステージのパイプライン処理が可能になった。なお、丸めに関しては、ここでは切り捨て処理とし、行わない。

### 6 FPGAによる実現

図6に示すパイプライン加減算器の機能を確認するため、FPGAを用いて試作、評価を行った。ゲート数と入出力ピンの数から必要となるFPGAの個数を見積もり、データ長は32ビットとし、URRと3重指数分割の演算の切り替えは、FPGAのプログラムを替えることにより（具体的にはROMの交換）実現とすることにした。使用したFPGAはXILINX社のXC4013E-3、利用したデザインCADは、IBM互換のパソコン上で稼働する同社のXACT-STEP V6.01である。

実装結果を示す前に、ハードウェア量の多い回路の構成を次に説明する。





Fig. 6 Circuit diagram of a pipelined adder/subtractor for URR floating-point arithmetic.

図6 パイプライン加減算器のブロック図



Clock: 12MHz (URR)  
10MHz (Triple)  
SEPA: Separation  
ADD: Alignment and Addition/Subtraction  
NOR: Normalization and correction to an exponent  
COM: Combination

Fig. 7 Pipeline stages

図7 パイプラインステージ

多数のパレルシフタが存在するが、ハードウェアの増加を極力抑えるため、3段、または4段の階層構成とした。ビットパターンは論理回路で生成した。これは今回、FPGAを使用したことにもよるが、表2～5に示すように、ビットパターンが比較的規則的であり、やや変則的な3重指数分割においても多量の論理回路は必要としないからである。ただ他の方式との定量的比較評価は行っておくべきかもしれない。加算器と減算器の構成ではFPGAが備える専用的高速キャリー伝搬回路を利用した。

図8に示す全回路を5個のFPGAに分割して実装した。分離回路、仮数の演算回路、指数の演算回路、結合回路をそれぞれ1個のFPGAに実装した。1個のFPGA(XC4013E)は論理機能の実装単位であるCLB(Configurable Logic Block)を576個備えており、各CLBは図8に示すように2個の4入力、1個の3入力論理ファンクションジェネレータと2個のフリップフロップなどから構成されている(9)。各FPGAごとにファンクションジェネレータ、CLBの使用個数(使用率)を表1に示す。なお、パイプラインステージを構成するためのフリップフロップを除いて、回路は組み合わせロジックで構成されるため、CLBのフリップフロップはほとんど利用していない。

以上の結果、クロック周波数12MHzでURRの加減算が、10MHzで3重指数分割の加減算の実行が確認された。

## 7 考察

(1) ハードウェア量に関して  
従来の指数部固定長浮動小数点数の演算器に比

べて、URRや3重指数分割の演算ハードウェアが増加する主たる要因は、指数と仮数の分離結合に要するハードウェアと、長くなりうる指数を処理するためのハードウェアと考えられる。今回のパイプライン加減算器では、仮数と指数の演算回路が最低限の機能しか実装していないことや、専用的高速キャリー伝搬回路の利用によりハードウェアが少な目であることを考慮しても、指数仮数の分離結合回路のハードウェアはかなり大きいと考ねばならない。FPGAの実装の内訳はまだ得られていないが、ゲートアレイでの見積もりではパレルシフタのハードウェア量が約2/3を占めるとのデータが得られている。須田らの指摘(10)にあるようにハードウェアを大幅に削減するにはシフタの問題を解決する必要があるかも知れない。

(2) パフォーマンス

今のところ指数仮数の分離、結合にかかる時間を無視できるレベルにするには無理があるが、分離と結合に各1ステージをあてたパイプライン処理ができる可能性があると考えられる。FPGAでは配線のプログラム機能に起因する遅延時間が大きいので、パフォーマンスの限界はセルベースLSIなどで見積もる必要があるだろう。

## 8 おわりに

指数と仮数の分離と結合に各1ステージをあてた、4ステージ、32ビットのURRと3重指数分割に基づく浮動小数点数を演算するパイプライン加減算器を設計した。また、この演算器をFPGAに実装した結果、クロック周波数12MHzでURRの演算を、10MHzで3重指数分割に基づく浮動小数点数の演算を確認した。

表1 FPGAへの回路の実装と各FPGAの

ファンクションジェネレータ/CLBの使用個数(使用率)

Table 1 Implemented circuits on FPGAs and used logic function generators/CLBs.




Fig. 8 Simplified CLB (XC4000E)

図8 CLB内部構成の概略

FPGA	Implemented Functions	Used Function Generators and CLBs					
		URR			Triple exp. cut		
		F/G	H	CLB	F/G	H	CLB
FPGA#1	Separating Circuits (1 set each)	474	161	345	619	190	427
FPGA#2		(41%)	(27%)	(60%)	(53%)	(32%)	(74%)
FPGA#3	Alignment Shifter Adder/Subtractor Normalizing Circuits	529 (45%)	144 (25%)	372 (65%)	←		
FPGA#4	Comparing Exponents Correcting Exponent	176 (15%)	19 (3%)	138 (24%)	←		
FPGA#5	Combining Circuits	500 (43%)	187 (32%)	340 (59%)	607 (52%)	237 (41%)	397 (69%)

FPGA: XC4013E-3 (Xilinx)

CLB: Configurable Logic Block, F/G: Logic Function Generator F/G,

H: Logic Function Generator H

