

制御フロー図面の入力と論理合成

伊藤誠, 大平駿介, 倉橋英彦, 牧田敏彦, 藤沼良一
(山梨大学 工学部)

1. はじめに

本研究室の論理設計自動化システムの中の、制御論理回路の設計システムを紹介する。制御回路設計用には様々な言語が開発されているが、本システムでは特別な言語を用いず、フローチャートと直接計算機へ図面入力して設計を行ない、直列型制御回路のPLAパターンや、機能素子を得るものである。

フローチャートの図面入力は会話型の図形エディタで行ない、インタラクティブな編集が可能となっている。

PLAパターンや機能素子の合成にあたっては、状態割当や論理式の簡単化を行ない、より簡単な回路と出力する。

2. 制御論理回路設計システム

本システム全体の流れを図1に示す。全体は、図面エディタ、制御情報抽出(図1-A)と、論理式生成、回路合成(図1-B)の二つの部分で構成される。

図面エディタ部分は、図面より情報抽出して文字型中間ファイルとして出力するトランスレータを内蔵した、会話型のフローチャート専用図面エディタである。計算機との会話形式で図面を入力して行くため図面上のエラーがすぐに取り除き、またトランスレータとエディタから起動できるため、トランスレート時に判明したエラーの修正もすぐに行なえる。

さらに、制御回路設計において重要な状態割当の作業を補助する、自動状態割当の機能も持っている。図1-Bはフローチャートより得られた制御回路記述である中間ファイルより論理式を生成し、(中間ファイル2) さらに式の簡単化を行なった後、PLAパターンもしくは機能素子記述と出力する。

機能素子記述は、本研究室が開発した機能素子レベルシミュレータで論理検証できるほか、基板への実装も可能なゲートレベルの記述に変換できる。

言語を用いた設計は、その言語の文法を覚える必要があり、特に制御の流れの直観的な把握がむずかしい。そこで本システムでは、アルゴリズム記述に用いられるフローチャートに近くなる形の制御回路用の記述法を用いて、制御の流れ




図1 システムの流れ

れを記述する手段を採用した。計算機のグラフィック画面に描かれたフローチャートを見るだけで、制御の流れを把握することは容易である。

3. システム構成

システムは8ビットおぼが16ビットマイクロコンピュータエロインアリメントされたい。グラフィック画面は640×400(8ビット:白黒、16ビット:カラー7色)のもを、使用してたい。画面入力でカーソルを動かすには、マウスにはキーボードを用いて、入力された画面はファイルに保存されたいほか、プリンタでハードコピーをとりとたい。

4. フローチャート図形仕様


制御論理回路の動作を記述するには、状態名、状態割当、出力番号、条件信号、条件分岐、状態遷移を明確にする必要がある。画面エディタは、これらの情報を一般的なフローチャートに近い形で入力できるようにしてたい。

4-1 図形

全図形の形状と意味を示す。

表1 図形の形状と意味

図形	意味
	BEGIN フローチャートの始まりを示す。 nameはフローチャート名である。
	HALT フローチャートの終了を示す。
	STATE 制御の状態を示す。nameは状態名、codeは状態割当の記号、outputはその状態における出力番号である。出力番号は複数列挙できる。
	IF 論理条件式 expression の True (1)、False (0) によって分岐する制御の流れを記述する。T-F、F-Tの方向が選択できる。
	CASE 2または3ビットの配列型変数 signal のデコード値によって、4または8 (n=3 or 7) 方向に分岐する制御の流れを示す。
	LINE 図形間をつなぐ、制御の流れを示す。矢印の方向に流れる。
	GOTO, FROM LINEにラベル名をつけ、LINEをつなぐかわりに、GOTO → FROM の制御が流れることを示す。同一 name のラベルは、GOTO側は複数個使用できる。ただし、後述する μ MACRO 関数のジャンプは許さない。



MACRO

グラフィック画面にラインド機能を持たせたいので、一画面ではフローチャート全体を入力できない場合がある。このため一部をマクロ化してMACRO図形を置いておき、MACRO内は別の画面で入力する。

MACROのサケルーチン化は行わない。

IF, CASE図形はネスティングが可能となっており、分岐条件は各図形条件の論理種をレトリボにすることができる。

MACRO内の記述も、BEGIN—HALTのフローチャート形式で入力し、その中に別のMACROがあってもよい。





図2 分岐条件のネスティング

4-2 テキスト

表1中のテキスト部分の構文図を次に示す。


(1) name — 8文字以内の英数字

(2) 単信号, 乗信号名, output




(3) code — 6ビットのバイナリ


(4) signal




(5) expression — 80文字以内
expression



term



factor



5. 画面エディタのコマンド

エディタは会話型であり、設計者がコマンドを指定し、計算機からの指示に従って画面を入力して行く。エラーがあった場合は、すぐにメッセージを表示してエディタの実行を一時停止させる。実行は設計者の確認を待たず再開される。このため、エラーの発見、修正は容易である。また、画面入力の自由度が高く、場合に応じて様々な入力形式をとり得る。

表2 メインコマンド

	コマンド	説明
編集	Insert	図形入力 図形消去 図形修正 } サブコマンドを持つ
	Delete	
	Modify	

補助	Show-L	指定したLINEの点滅表示
	Show-A	全STATEの状態割当状況の表示
	Show-M	MACROの内容の簡易表示
	Find	nameを持つ図形のサーチ
ファイル	Load	図面データのロード
	Save	図面データのセーブ
システム	Init	システムの初期化
	Redraw	画面の書き直し
	Edit-M	編集画面(MACRO)の変更
	Exit	CP/Mに戻る
その他	Hdcopy	画面のハードコピー
	Assign	自動状態割当
	Trans	トランスレータの起動

表3 Insert系サブコマンド

コマンド	説明	コマンド	説明
State	STATE (と output) の入力	Begin	BEGIN の入力
If	IF (と expression) の入力	Halt	HALT の入力
Case	CASE (と signal) の入力	Line	LINE の入力
Macro	MACRO 図形の入力	Assign	人手による状態割当
From	FROM の入力	Outsig	output の付加
Goto	GOTO の入力	Expres	expression, signal の入力

表4 Delete系サブコマンド

コマンド	説明	コマンド	説明
All	図形全情報の消去	Assign	状態割当て未定義に可なり
From	FROM の消去	Outsig	出力信号群の消去
Goto	GOTO の消去	Expres	expression, signal の消去
Line	LINE の消去	Box	指定した枠内の消去

表5 Modify系サブコマンド

コマンド	説明	コマンド	説明
Txtpos	テキストの表示位置の変更	Replac	出力信号名の変更、消去
Figpos	図形の表示位置の変更	Outsig	} Insert系と同じ
Name	nameの変更	Expres	
If-dir	IF の T-F の方向の反転		

6. エディタのデータ構造

利用の図面エディタと違い、情報抽出を目的としたフローチャート専用のエディタであるため、図形ごとに固有のテーブルを持つ。LINEについては、各図形データから線形リストで、始点—折れ曲り点—終点の座標がつけられている。

図2に主要テーブルの構造を示す。




図2 エディタの主要テーブル

各テーブル中の Macro は Macro table と一致し、その図形がその Macro の画面に書かれていることを示す。

7. 制御情報抽出

制御論理回路を合成するために図面から抽出し得られる制御情報は、D型FF数、状態割当、状態遷移、遷移条件、出力信号である。トランスレータは図面よりこれらの情報を抽出し、テキストの形で出力する。この中間ファイルのフォーマットを図3に示す。\$FFはDFFの情報、\$ASNは状態割当、\$STは状態遷移と遷移条件、\$OUTは出力信号が出力される状態を表わす。\$FF、\$ASN、\$OUTはテーブルより求められる。

\$STは、図形の接続関係と木の枝をたどると同様に追跡して抽出する。さらに、そのLineにヒトリくま条件を記憶しておく必要がある。このため、条件のスタックを用いている。図4にその様子を示す。Lineの横の数字は追跡順序である。また、条件スタックの変化も示した。抽出方法を要約すると、状態aに

- \$FF (Q1..Qn / D1..Dn)
- \$ASN (状態名, 状態割当コード)
- ⋮
- \$ST (状態名a, 条件式, 状態名b)
- ⋮
- \$OUT (出力信号名, {状態名}/{/}/-)
- ⋮

図3 中間ファイルのフォーマット




図4 状態遷移情報の抽出

着目し、派生する可べマの Line について、条件とスタックの保存し可べら、次の状態にヒビリつく可べ追跡すべ、ヒウコントにすべ。

8. 自動状態割当

状態割当はマニュアルで行可べクとも可能とすべマいり、状態数が多可べすこの作業は大変とある。本システムでは、アレイコードと用い、FF数が最小とすべよう可べ状態割当を自動的に行可べら。

制御論理回路と最適とすべ更用的可べ状態割当法は可べい、コンでは状態遷移の前後と値と変化すべFF数が少可べい可べ回路が簡単とすべヒウ傾向に着目し、自動状態割当を行可べら。アレイコードはこの方法に適しと教列とすべら。

制御は一般には分岐とすべので、メインフローチャートの Begin より state にアレイコードと割当可べら Line と追跡し、可べる可べ長い範囲にアレイコードが割当らる可べら。

この可べと、設計者は状態割当と検討し、マニュアルと修正とすべ可べら。可べら、アレイコードの可べわりに、バイナリコードとすべる可べ割当とすべ可べら。

9. 制御論理式生成

トランスレータにすべマ本力とされと中間ファイルは、制御論理式生成プログラムの通しと制御論理式と冗余项と本力とすべ。冗余项とは使用とされと可べい可べ状態割当コードとあり、式と簡単化に用いられ。制御論理式の生成例とすべら。

```

$FFC(Q2, Q1 / D2, D1)
$ASN(S1, 00)
$ASN(S2, 01)
$ASN(S3, 11)
$ST(S1, C, S2)
$ST(S1, ^C, S1)
$ST(S2, , S3)
$OUT(P1, {S1} / {S3})
$OUT(P2, {S2})
    
```

⇒

```

$EXP(D2, ^Q2 & Q1, Q2 & ^Q1)
$EXP(D1, ^Q2 & ^Q1 & C, Q2 & ^Q1)
$EXP(P1, ^Q2 & ^Q1 / Q2 & Q1, Q2 & ^Q1)
$EXP(P2, ^Q2 & Q1, Q2 & ^Q1)
    
```

本力信号 論理式 冗余项

図5 制御論理式の生成

冗余项が複数あるとすべら、論理和をとられ。図6にデータ構造とすべら。




図6 データ構造

種項テーブルは論理式を種項に分けて記憶する。種項はビットパターンで入力信号名テーブルで示し、ピの信号が入力されるかを示す。Pは信号の肯定、Nは否定であり、遷移条件の論理式も、種項テーブルの一部を用いて記憶する。




図7 論理式の記憶

10. 式の単純化とPLA、機能素子の合成

生成された制御論理式は不要項、不要変数の消去、共通項のくくり出しを行って単純化した。PLAまたは機能素子化される。くくり出しにはPLA用、機能素子用があり、出力の指定に前記で使い分けられる。データ構造は図6とほぼ同じである。

10-1 不要項の消去

不要項の消去には、集合Aから集合Bの部分を取り去り、排除演算(井演算) $A \# B$ を用いる。井演算については参考文献(3)を参考にされたい。ここでは手法のみ紹介する。

- step 1: 調べる種項を決める。
- step 2: 式内の他のすべての種項を井演算する。
- step 3: 結果が null ならばその種項は不要項として消去する。
- step 4: すべての種項について1~3を行う。

10-2 不要変数の消去

不要変数の消去にも井演算を用いる。

- step 1: 調べる種項Cを決める。
- step 2: 調べる変数cを決める。
- step 3: Cの中にcの否定とcの $\overline{C(c)}$ とする。
- step 4: 式内の他の種項と井演算し、null ならばその種項は不要変数として消去する。
- step 5: すべての変数のすべての種項に対して、1~4を行う。

プログラムの不要項および不要変数の消去のあと、再び不要項の消去を行って式を単純化する。すなわち、冗長項も利用し、(実際式) / (冗長項) に対して単純化を行う。という。

10-3 くくり出し

(1) 機能素子用

式間の共通項の併合を行って、配線数を減らすことを目的としている。

$$\begin{array}{l}
 Y = X1 / X2 \& \wedge X3 \& X4 \\
 Z = X2 / \wedge X3 \& X4
 \end{array}
 \longrightarrow
 \begin{array}{l}
 r = \wedge X3 \& X4 \\
 Y = X1 / X2 \& r \\
 Z = X2 / r
 \end{array}$$




図8 くくり出しの例

(2) P L A 用

P L A では積項の数を減らすことが重要である。したがって図8のような部分のくくり出しは行わず、積項が完全に一致したものをくくり出す。このほか、次の二つの場合にくくり出す。

i. 積項が、それぞれ部分項として持つ別の積項を置き換えるとき。

$$\begin{aligned}
 A &= x_2 / \wedge x_1 & \longrightarrow & \longrightarrow & A &= B / \wedge x_1 \\
 B &= x_1 \& x_2 & & B &= x_1 \& x_2
 \end{aligned}$$

ii. 積項が二つ以上の積項の論理和で置き換えられるとき。

$$\begin{aligned}
 A &= x_2 & & & A &= B \& C \\
 B &= x_1 \& x_2 & \longrightarrow & B &= x_1 \& x_2 \\
 C &= \wedge x_1 \& x_2 & & C &= \wedge x_1 \& x_2
 \end{aligned}$$

P L A 用のくくり出しでは、積項ラベルの使用法が違い、FACT が二の積項を含む式で記述した。

$$\begin{aligned}
 Y_1 &= \wedge x_1 \& x_2 / x_1 \& x_2 \& x_3 \\
 Y_2 &= \wedge x_1 \& x_3 / x_1 \& \wedge x_2 \& x_3 / \wedge x_1 \& x_2
 \end{aligned}$$

	P	N	FACT
x_1			
x_2			
x_3			
$\wedge x_1$			
$\wedge x_2$			
Y_1			
Y_2			

図9 P L A 用の論理式の記述

11. 機能素子合成

単純化された論理式は、次の機能素子の形に出力を、回路記述と可。

- . CON (X , Y)
X と Y と結果出す
- . INV (X , Y)
X の否定を Y と出力する
- . ORS ((X₁ .. X_n) , Y)
X₁ / .. / X_n と Y と出力する
- . ANDS ((X₁ .. X_n) , Y)
X₁ & .. & X_n と Y と出力する

12. PLAパターン合成

PLAパターンの表フォーマットを
図10に示す。

$$Y1 = \neg x1 \& x2 / x1 \& x2 \& x3$$

$$Y2 = \neg x1 \& x3 / x1 \& \neg x2 \& x3 / \neg x1 \& x2$$

PLA (x1, x2, x3 / Y1, Y2)

PLT	0	1	-	/	1	1
	1	1	1	/	1	0
	0	-	1	/	0	1
	1	0	1	/	0	1

AND PLANE OR PLANE

図10 PLAパターン

13. 制御論理合成例

図面入力から最終出力までの例を
図11~17に示す。図18は機能素子
レベルシミュレータの出力であり、各
ステップに要した時間を表6に示す。

表6 所要時間 (16ビット)

ステップ	時間
図面入力	15分
自動状態割当	1秒
情報抽出	10秒
制御論理式の生成	1分
式の簡単化とPLA合成	2分
式の簡単化と機能素子合成	2分

14. おわりに

プログラムはPASCALで記述
されており、モータはCP/Mであ
る。本システムにより制御部を記述
し論理回路を合成するこゝが可能と
なった。今後、RTLレベルの記述
を自動化しその論理を自動合成する
ことにより、統合的制御論理設計自動
化システムを開発する予定である。

参考文献

- (1) 日本電気：「FDAシステム、FDA-TL言語仕様」
- (2) S. Kang, W.M. van Cleemput："AUTOMATIC PLA SYNTHESIS FROM A HDL-P DESCRIPTION" IEEE 18th Design Automation Conference, pp. 391-397, 1981
- (3) M. A. Bruener：Digital System Design Automation Computer Science Press 1972
- (4) 石川純一：「論理設計自動化と機能シミュレータ」, 設計自動化研究 1983, 5




図11 主フロー図面

```

$FF($03,$02,$01,$03,$02,$01)
$PSN($BEGIN,$000)
$PSN($WORK,$001)
$PSN($BEGIN,$011)
$PSN($PLUS,$111)
$ST($BEGIN,$ACR0)
$ST($ACR0,$UNTIL)($MACRO STATE),$($BEGIN)
$ST($WORK,$UNTIL)($MACRO STATE),$($STATE)
$ST($ACR0,$UNTIL)($ACR0)
$ST($BEGIN,$ZERO)($MULT)
$OUT($INT)($BEGIN)
$OUT($RESET)($BEGIN)($STATE)
$OUT($RUN)($ACR0)
$OUT($INT)($PRO)($BEGIN)
    
```

図12 抽出情報 (一部のみ)




図13 マクロ画面

```

SEXP (Q03, ^Q03^Q02^Q01^UNTIL^MAC/^Q03^Q02^Q01^UNTIL^MAC^STATE
/^Q03^Q02^Q01^DECO11/^Q03^Q02^Q01^Q03^Q02^Q01)
SEXP (Q02, ^Q02^Q01^UNTIL^MAC^STATE/^Q03^Q02^Q01^DECO10
/^Q03^Q02^Q01^DECO11/^Q03^Q02^Q01^DECO12
/^Q03^Q02^Q01^DECO13/^Q03^Q02^Q01^Q03^Q02^Q01
/^Q03^Q02^Q01^DECO10^DECO11^DECO12^DECO13
,Q03^Q02^Q01)
SEXP (Q01, ^Q03^Q02^Q01/^Q03^Q02^Q01^UNTIL^MAC^STATE
/^Q03^Q02^Q01^UNTIL^MAC/^Q03^Q02^Q01^UNTIL^MAC^STATE
/^Q03^Q02^Q01^UNTIL/^Q03^Q02^Q01^DECO11
/^Q03^Q02^Q01^DECO13/^Q03^Q02^Q01/^Q03^Q02^Q01
/^Q03^Q02^Q01^DECO10^DECO11^DECO12^DECO13
,Q03^Q02^Q01)
SEXP (INIT, ^Q03^Q02^Q01, Q03^Q02^Q01)
SEXP (RESET, ^Q03^Q02^Q01/Q03^Q02^Q01, Q03^Q02^Q01)
SEXP (RUN, ^Q03^Q02^Q01, Q03^Q02^Q01)
SEXP (INITMAC, ^Q03^Q02^Q01, Q03^Q02^Q01)
SEXP (ADD, Q03^Q02^Q01, Q03^Q02^Q01)
SEXP (MLT, ^Q03^Q02^Q01, Q03^Q02^Q01)
SEXP (SUB, Q03^Q02^Q01, Q03^Q02^Q01)

```

図14 制御論理式

```

SEXP (Q03, ^Q03^Q02^Q01^UNTIL^MAC/^Q03^Q02^Q01^UNTIL^STATE
/^Q03^Q02^Q01^DECO11/^Q03^Q02^Q01)
SEXP (Q02, ^Q02^Q01^UNTIL^MAC^STATE/^Q03^Q02^Q03)
SEXP (Q01, Q01^DECO11/Q01^DECO13/Q03^Q02^Q01^DECO10^DECO12)
SEXP (INIT, ^Q02^Q01)
SEXP (RESET, ^Q02^Q01/Q03^Q02)
SEXP (RUN, ^Q03^Q02^Q01)
SEXP (INITMAC, ^Q03^Q02^Q01)
SEXP (ADD, Q03^Q02^Q01)
SEXP (MLT, ^Q03^Q02^Q01)
SEXP (SUB, Q03^Q02^Q01)

```

図15 単純化した論理式
(機能素子用)

```

OFF (Q03, Q02, Q01), (GT, BT, ST)
, (GRESET, SRESET, SRESET)
, (GLOCK, SLOCK, SLOCK)
, (Q03, Q02, Q01), (Q03, Q02, Q01)
DECOB (A02, 11, 9F, ^DECO13
^DECO12, ^DECO11, ^DECO10)
, INV (^DECO13, DECO13)
, INV (^DECO12, DECO12)
, ANDS ((Q01, ^DECO10, ^DECO12, ^Q0A8)
, ANDS ((Q03, Q02, Q01), AND)
, ANDS (UNTIL, MAC, ^STATE, ^Q0A3), ^Q0A9)
, ORS ((MLT, ^Q0A7, ^Q0A10, ^Q0B1), Q03)
, ORS ((^Q0A1, ^Q0A2, ^Q0A9), Q02)
, ORS ((Q03, ^Q02, ^Q0A5, ^Q0A6, ^Q0A8), Q01)

```

図16 機能素子出力
(一部のみ)

SPLA	Q03	Q02	Q01	UNTIL	MAC
STATE	DECO11	DECO10	DECO12	DECO13	
/ D03	Q02	Q01	INIT	RESET	
, RUN	INITMAC	ADD	MLT	SUB	
SPLA	0 0 1 1 0	- - - - -	/ 1 0 1 0 0 0 0 0 0 0		
	0 0 1 1 - 1	- - - - -	/ 1 0 1 0 0 0 0 0 0 0		
	0 1 - - - - -	- - - - -	/ 1 0 0 0 0 0 0 0 0		
	- 0 1 1 1 0	- - - - -	/ 0 1 1 0 0 0 0 0 0 0		
	- - 1 - - - -	- - - - -	/ 0 0 1 0 0 0 0 0 0 0		
	- - - - - 0 0	- - - - -	/ 0 0 1 0 0 0 0 0 0 0		
	- 0 0 - - - -	- - - - -	/ 0 0 1 1 0 0 0 0 0 0		
	1 0 - - - - -	- - - - -	/ 0 1 1 0 1 0 0 0 0 0		
	0 0 1 - - - -	- - - - -	/ 0 0 0 0 0 1 0 0 0 0		
	0 1 1 - - - -	- - - - -	/ 0 0 0 0 0 0 1 0 0 0		
	1 1 - - - - -	- - - - -	/ 0 0 1 0 0 0 0 1 0 0		
	0 1 0 - - - -	- - - - -	/ 1 0 0 0 0 0 0 0 1 0		
	1 - 0 - - - -	- - - - -	/ 0 0 1 0 0 0 0 0 0 1		

図17 PL Aパターン出力

```

Q03 Q02 Q01 RRR: A Y S Q Q Q Q D D
R0V A T ^ V E U N D L U 0 0 0 0 0 0
E L T C A 2 : S N I D T B 3 2 1 3 2 1
S O I T T E T
E O L E I T M
T X V A
C

```

time	
1	**0001*****
2	*0001*****
12	110001110000000001
32	1100010010000001001
52	1100010010000001001
72	1111030010000001011
92	11111300010000011011
112	11101300010000011011
132	11101200010000011010
152	11101200000100010110
172	1110120000001110001
192	1110120010000001101
212	11101201000000101011
232	11101100010000011111
252	1110110000100111001
272	1110110010000001101
292	11101101000000101011

図18 シミュレーション結果