

並列ルーティング・プロセッサの試作  
A Parallel Routing Processor: Experimental Result

中島 聡                      鈴木 敬  
Satoshi NAKAJIMA        Kei SUZUKI

橋 昌良                      大附 辰夫  
Masayoshi TACHIBANA    Tatsu OHTUKI

早稲田大学 理工学部  
School of Science and Engineering WASEDA University

(1) はじめに

LSIやプリント基板の設計において、レイアウト設計は最も時間とコストの要する部分である。そして、近年の集積度の増加に伴い、この傾向はますます強くなっている。

我々は、そのレイアウト設計のうち、最も手間のかかる部分の1つである配線経路探索を、ハードウェアで並列的に高速に行なわせるルーティング・プロセッサ(以下RPと呼ぶ)の研究を行なって来た<sup>1),2)</sup>

経路が存在すれば、必ず最短経路をみつかるLeeの迷路法のアルゴリズムは、図1-1のように、ソースからターゲットまで“Wavefront”を拡げることにより探索を行なうものである。そのため、通常のソフトウェアによる方法では、一つの経路当り $O(L^2)$ (L:距離)の時間を要する。それに対し、グリッド上の1セルに1つのプロセッサを割当てて、並列に処理を行えば、時間複雑度は $O(L)$ となる。このような1セル1プロセッサ型のRPについての研究は、すでに、いくつか行なわれている<sup>3)-6)</sup>




図1-1 Leeの迷路法による経路探索

(プロセッサ数は、グリッドを $N \times N$ としたとき、 $N^2$ である。)

しかし、1セル1プロセッサ型では、Wavefront上にあるセル(ブロックのない状態で最大 $2N$ 個)しか働かず、並列性が十分に生かされない。また、現在のように $N$ が大きな値(数千)になると、それに必要なプロセッサ数( $N^2$ )は膨大なものとなる。そのため、プロセッサのLSI化が必要となるが、その場合でも1チップあたりのプロセッサ数は限られるので(ピン数による)、やはり装置は大規模になる。

そこで、我々は、1つのプロセッサに複数のセルを受もたせることにより、現実的なプロセッサ数( $O(N)$ )で並列処理をさせるRPの設計を行った。ただし、セルの割当てには、Wavefrontの性質を利用し、各プロセッサの稼働率ができるだけ高くなるよう工夫をした。これにより、1セル1プロセッサと同程度の処理速度を得られる見通しが立った。

今回は、その設計に基づき、実際のRPの試作を行ったので、その結果について報告する。

(2) 並列ルーティングプロセッサの構成

[1] 基本構成

RPの運用形態としては、図2-1に示すように、ホスト・コンピュータのバックエンドプロセッサとしての役割を想定する。よって、グリッド情報、ネット情報を收容したファイルの管理、オペレータとの情報交換などはホスト・コンピュータが行ない、並列処理に適する部分(主に迷路法による経路探索)のみをRPが実行する。ホスト・コンピュータ、RP間で転送されるデータは、ホスト・コンピュータの負荷を減らすために、必要最小限のものになる。つ




図 2-1 RP の運用形態

まり、ホスト・コンピュータからは、ネット情報のみが RP に渡され、RP からは、径路情報が返される。

RP のハードウェア構成を図 2-2 に示す。RP は、ホストとの通信を行なうコントロールユニット (CU) と、実際に径路探索を行なうプロセッサ・ユニット (PU) とから構成される。PU は、格子状に配置されたプロセッサ・エレメント (PE) 群からなる




図 2-2 RP の構成

CU は、ホストとの通信、グリッド情報の管理、PU の制御を行なう。グリッド情報を CU が持つことにより、ホストの負担は、大幅に軽減される。また、PU の制御としては、PE の動作の指示、PE 間の通信の制御を行なう。PE 間の同期は、この CU の制御により行なわれる。

この PE の配列である格子グラフの性質として、2 部グラフで表せる点がある。これは、PE を黒/白の 2 群に分けることができることを示し、これはまた、ソースが 1 つである場合の Wavefront、必ず同一の色の PE が来ることを

示す。よって、Wavefront の“伝播”は、すべてが黒から白、または、すべてが白から黒の 2 通りしかない。この性質を利用して、PE を黒/白の 2 群に分けて制御することにより、PE 間の通信制御の煩雑さを、大幅に軽減している。




図 2-3 CU バス

## [2] 試作した RP のハードウェア

今回試作したプロセッサは、CU としては、プログラムの記述を簡単にするために仮想的にホスト・コンピュータに持たせた。ホスト・コンピュータとは、8 bit パラレルインターフェースにより接続され、高速なデータ転送が可能である。また、グリッド情報としては、1 セルあたり、1 byte で、128 \* 128 セルの情報を持つことができる。

CU と PU 間は、CU バスと呼ぶバスで接続されている (図 2-3)。PU 内のすべての PE は、このバスと接続され、このバスを通じて、

- 1) CU からすべての PE、
- 2) CU から特定の PE、
- 3) 1 つの PE から CU、

の 3 通りの通信が行なわれる。そのため、CU バスは図 2-3 に示すように 3 線のハンドシェイクとなっている。PE から CU への信号線は、オープンコレクタ方式により、CU は複数の PE の信号の AND (又は OR) を読み込むことができる。また、CU バスにアドレスバスに相当するものはないが、これは CU が PE に与えるコマンド列中に PE の指定を含むことにより解決している。




図2-4 PEの構成

PEの構成を図2-4に示す。PEは1つ1つがストアードプログラム方式で動作するプロセッサである。CPUにワンチップマイクロプロセッサμPD7800を採用することにより、1PEあたり11チップのコンパクトな構成となっている。メモリはRAM 2Kbytes, ROM 8Kbytesを持ち、ROMはPROMを使用している。ROMには、PEの動作が記述されているが、その内容はすべてのPEで全く同じである。そのため、各PEはIDナンバーをスイッチにより持ち、自分の担当するセルを知る。

また、隣接するPEどうしは、シリアルバスにより接続され、相互に通信が可能である。ただしμPD7800がシリアルチャンネルを1つしか持たないため、CMOSスイッチにより4チャンネルに切り換えて使っている。そのため、通




図2-5 競合しないチャンネルセレクト

信時には、両PEともにチャンネルを正しく選択しなければならぬ。そこで、黒から白4通り、白から黒4通りの、計8通りの競合しないチャンネル選択をCUからの制御で行なわせる(図2-5)。このシリアルバスを通じては、ラベル付けと、逆追跡が行なわれ、必要なセルの座標値のみが、転送される。

試作したRPの諸元を表2-1に示す。

表2-1. RP諸元

プロセッサ構成	8×8 (TWISTED TORUS)
対象セル	128×128
グローバル通信	双方向8bitパラレル Tg=650 μs/2bytes
ローカル通信	4方向シリアル Tl=85 μs/1byte
PE構成	CPU μPD7800 2MHz ROM 8Kbytes RAM 2Kbytes

### [3] セル割当規則

また、このRPでは、一台のPEに複数のセルを担当させている。そのため、セルの割当て方によっては、Wavefront上のセルのPEに対する割当てが偏ったものとなり、並列性を著しく低下させる。よって、セルの割当てには、できるだけWavefront上のセルのPEへの割当てが平均するような工夫をする必要がある。

最適な割当ては、Wavefrontの形状がそのつどことなるため、動的にしか求められないが、それでは割当てに大きな手間がかかってしまう。そこで、Wavefrontの性質を利用して、静的だが、比較的良好な割当てを定める。

Wavefrontが2次元に、線分の集りの形で広がることに着目すれば、セル割当ては、1つのプロセッサがいくつもの連続したセルを受けもつことは、好ましくない。そこで、1つのプロセッサが担当するセルは、とびとびに(かつ規則的に)並ぶようにする(条件1)。また、Wavefrontが2種の斜め線分(45°, 135°)から構成されることより、その2種の斜め線分上では、セル割当てが均等になるようにする(条件2)。以上の二つの条件を満たすためプロセッサを”ひねったトーラス(twisted torus)”型に接続する。この接続による、セルマップ上での、プロセッサ番号の配列は、一般化すれば、(2a×2b)の長方形を、(2c)づつずらした形となる(図2-6)。ただしこのとき以下の関係が成立していなければならない。

$$G.C.M(|a-c|, b)=1 \quad -(2.1)$$

$$G.C.M(|a-b+c|, b)=1 \quad -(2.2)$$




図2-6 セルマップ

この条件が満たされていれば、Wavefront を構成する2種の斜め線上には、 $N_p/2$  ( $N_p$ はプロセッサ数) 個おきにしかな同じプロセッサの担当するセルは現われない。

(2.1), (2.2)式を満たす  $a, b, c$  の組を決めるのは、容易である。例えば、 $a=2^i, b=2^j, c=1$  ( $i, j$  は整数) であれば、(2.1), (2.2)式は常に満足される。

試作したRPは、 $a=8, b=8, c=1$  のプロセッサ数 64 個のものである (図2-7)。




図2-7 PE接続図

[4] RPの動作

動作としては、細分化されたPEの動作を、CUにより指示してゆく形を採った。つまりPEは、CUからコマンドの形で指示されたプロセスを実行することになる。

コマンドは、すべてのプロセッサにたいして送られるため、あるコマンドが受けられるのは、1つ前のコマンドに対するすべてのPEの処理が終了してからである。PE間の同期は、このCUからのコマンドにより行われる。




図2-8 CU, PEの実行状態

そのため、PEの状態は、コマンドによりなんらかのプロセスを実行している時 (active state) と、次のコマンドがCUから来るのを (すなわち他のPEの処理の終わるのを) 待っている時 (idle state) とに分けられる。(図2-8)

ここで、“稼働率”の定義をしておく。# $i$  のプロセッサの active state, idle state の各時間をそれぞれ  $T_{ia}, T_{ib}$  としたとき、稼働率  $P$  を以下のように定義する。

$$P = \frac{\sum_i T_{ia}}{\sum_i (T_{ia} + T_{ib})} \quad (2.3)$$

(2.3)式は、CUによる待時間を無視し、かつすべてのPEが同期しているとすれば、以下のように変更できる。

$$P = \frac{\sum_i T_{ia}}{(\max(T_{ia}) \times N_p)} \quad (2.4)$$

プログラムの記述は、細分化されたPEのプロセスをPEのROM上に  $\mu$ PD7800のマシ語で記述し、CUからは、C言語中でサブルーチンと呼ぶ形を採った。ただし、間にはサブルーチンコールをコマンド列に変換するプロセスが必要である。

実際にRPによるルーティングは、Wavefrontを広げるフェーズPと、逆追跡を行うフェーズBより成る。これらの動作は、CUとのコマンド

表2-2. 2つのフェーズにおける通信回数

フェーズ	グローバル通信	ローカル通信
P	10	$4 * Q$
B	10	1

Q: ラベルキューの深さ

ド/データのやりとりのグローバル通信と、PE間のローカル通信に大部分の時間がかかる。各フェーズの通信は、表2-2のように行われる。

よって、各フェーズに要する時間は、

$$T_p = T_{p0} + 10T_g + 4Q(T_l + T_q) \quad -(2.5)$$

$$T_b = T_{b0} + 10T_g + T_l \quad -(2.6)$$

$T_g$ : グローバル通信にかかる時間

$T_l$ : ローカル通信にかかる時間

$T_p$ : フェーズPに要する時間

$T_{p0}$ :  $T_p$ 中通信に関係しない一定の時間

$T_q$ :  $T_p$ 中ラベル付けに関係する時間

$T_b$ : フェーズBに要する時間

$T_{b0}$ :  $T_b$ 中通信に関係しない一定の時間

で表される。しかし、フェーズPの方は、PEごとに持っているラベルの数(=Q)が異なり、かつ、Wavefrontの性質上、早く処理の終わったPEも、1番時間のかかったPEの処理が終わるまで次の処理に移れないので、実際に要する時間は、

$$T_p = T_{p0} + 10T_g + 4 \max(Q_i) * (T_l + T_q) \quad -(2.6)$$

$Q_i$ :  $H_i$ のPEのキューの深さ

そして、長さdの径路を求める時間 $T_r$ は、

$$T_r = \sum_j (T_{pj} + T_{bj})$$

$$= d(T_{p0} + T_{b0} + 20T_g + T_l) + \sum_j 4 \max(Q_{ij}) * (T_l + T_q) \quad -(2.7)$$

である。

なお、 $T_q$ は、送信側がラベルキューからデータを取り出して、座標変換すると、受信側が受け取ったデータよりセル座標を見て、必要であればセル情報を変更し、キューへ入れる時間である。

(2.7)式より、 $T_{p0}$ 、 $T_{b0}$ 、 $T_g$ 、 $T_l$ 、 $T_q$ は一定なので、

「ルーティングにかかる時間が距離dに比例するためには、 $\max(Q_{ij})$ が距離dによらず、一定値以下であることが必要である。」ということが分る。

### (3) 実験結果および考察

実験は、まず単一の径路に対して、禁止領域のない場合、ある場合について、フェーズPにおける各プロセッサのラベルキューの深さ、処理時間をWavefront一世代ごとに求めた。そして次に、いくつか具体的な複数の配線例について、処理時間、PEの稼働率、ラベル付け回数を記録した。

#### [1] 単一径路

四つの例について、フェーズPの時間経過を、Wavefront一世代ごとにプロットしたのが図3-1である。(1)と(2)が禁止領域のない場合で、(1)が配線領域の中心から、(2)がすみから始めたものである。(3)と(4)が禁止領域のある場合で、(3)は10ブロック、(4)は20ブロックの禁止領域がランダムに存在している例である。

以上4つの例について、同時に各世代におけるラベル付け回数( $Q_{ij}$ の最大値)を記録して、(2.7)式に基づき、 $T_g$ 、 $T_l$ 、 $T_{p0}$ 、 $T_q$ 、 $T_{b0}$ を求めた(表3-1)。

表3-1. RP各種処理速度

$T_g$ (グローバル通信)	650 $\mu$ s
$T_l$ (ローカル通信)	85 $\mu$ s
$T_{p0}$ (フェーズP固定時間)	700 $\mu$ s
$T_q$ (フェーズPラベル付け時間)	3300 $\mu$ s
$T_{b0}$ (フェーズB固定時間)	2500 $\mu$ s

そして、これらの値に基づいて、ラベル付け回数が1および8で一定だった場合の処理速度を、それぞれ実線aおよびbとして図3-1に付した。

図3-1を見て分る通り、(1)~(4)のすべての配線例について、a、bの間にはさまれた領域にプロットがあり、ラベル付け回数は、高々8(実際にこの例では7)に押えられている。また、最悪の(禁止領域のない)場合の例(1)では、Wavefrontが壁にぶつかるまで、距離の2乗のオーダーの処理時間がかかっているのに対し、通常の(禁止領域のある)例においては、ほぼリニアに上昇していることが分る。

[ 2 ] 複数配線

次に、適当にソースとターゲットを定めて作ったネットリストについて、径路を求めた結果に報告する。

配線例は、図3-2(a)~(d)の四通りで、それぞれの径路について、フェーズPに要した時間をその径路長を横軸にプロットしたのが図3-3である。図3-1と同じく実線a, bを付してある。

図3-3においても、すべてのプロットは実線a, b間にあり、ラベル付け回数の径路あたりの平均が8を越えていないことが分る。

また、距離と時間の関係を分りやすくするために、同じデータをLog-Logでプロットしたのが、図3-4である。

図3-4をみると、バラ付きはあるものの、だいたい直線上に乗っており、直線を引くと、傾き1.16であり、ほぼ $O(n)$ の時間複雑度と言える。

また、図3-5(a), (b)には、径路の距離を横軸にとって、平均ラベル付け回数、稼働率をプロットしてあるが、図3-3に対応して、8を越えるものはなく、距離との相関関係も持っていない。また、稼働率は10%~70%までであるが、径路長の短い所で稼働率が低い傾向があるのは、Wavefront上のセルの数が少ないためで、この場合は、平均ラベル付け回数が1~2回にしかならないためである。

表3-2. 複数配線例の結果

	(a)	(b)	(c)	(d)
ネット数	59	30	35	15
ブロック数	6	24	14	7
総配線長	3079	1510	989	1451
平均配線長	52	52	28	97
処理時間(s)	78	41	23	37
時間/net(s)	1.3	1.4	0.7	2.5
時間/step(ms)	26	27	24	26
ラベル付け/step	2.5	3.1	2.0	2.7
稼働率(%)	45	53	50	44

また、表3-2に、図3-2(a)~(d)の配線例についての各測定値を示した。それぞれ、平




図3-1 フェーズPの処理時間(途中経過)




図3-3 フェーズPの処理時間






図3-4 距離と処理時間の関係



(a) 距離と平均ラベル付け回数の関係



(b) 距離と稼働率の関係

図3-5 距離と平均ラベル付け回数、稼働率の関係

均配線長，ブロック数などが異なるものであるにもかかわらず，配線時間は距離に比例して，約26ms/stepという結果を得た。

また，稼働率は，ほぼ50%と，セル割当てが効果的に働いていることを示している。また，平均ラベル付け回数（1stepあたりのラベル付け回数）が平均2~3回と，小さい値におさまっているのも良い結果で，これは，同じ構成の1セル1プロセッサ型のもの比べて（プロセッサ数は1/256であるにもかかわらず）2~3倍の処理速度ですむことを示している。

また，以上の結果により，もっとセル数の多い場合についても，一般的に，「 $N \times N$ セルの配線領域に対して，適当なセル割当てを用いて $N/2$ 個のプロセッサで並列処理させれば，1本の径路を求める時間は，1セル1プロセッサ型のそれに対して，（プロセッサ数は $1/2N$ であるにもかかわらず）高々8倍，平均して2~3倍におさまる。つまり $O(N)$ の時間で処理できる。」とすることができる。

(4) おわりに

今回は，汎用のマイクロプロセッサを用いて実際にRPを試作し， $N \times N$ の規模のルーティングは， $O(N)$ 個のプロセッサの並列処理により， $O(N)$ の時間で処理できることを示した。次のステップとしては，RP自身をLSI化して，より高速の，実用規模の処理をおこなわせることを考えている。

[参考文献]

- 1) 橋，大附：“配線処理のハードウェア化に関する一考察”，信学技報 CAS81-108, pp.99-104, (1982).
- 2) 橋，中島，大附：“並列ルーティング・プロセッサの一構成法”，通学技報 CAS83-75, pp.25-30 (1983).
- 3) A.Losupouicz：“Design of an Iterative array Maze Router”，Proc. of ICCG, pp.908-911 (1980).
- 4) M.A.Breuer, K.Shamsa：“A Hardware Router”，J. of Digital Systems, Vol.4, pp.393-408 (1981).
- 5) T.Blank, M.Stfik, W.vanCleeempt：“A Parallel Bit Map Architectur for DA algorithms”，18th DA Conf., pp.837-845 (1981).
- 6) S.J.Hong, R.Nair, E.Shapiro：“A Physical Design Machine” in VLSI81, Academic press, pp.257-266 (1981).
- 7) P.Agrawal, M.A.Breuer：“Some Theorecical aspects of algorithmic Routing”，14th DA Conf., pp.23-32 (1977).




図3-2 配線例