

バックトラック処理不要な 組合せ回路テスト生成手法

A BACKTRACKLESS TEST GENERATION METHOD FOR COMBINATIONAL CIRCUITS

池田 光二 島山 一実 林 照峯
Mitsuji Ikeda Kazumi Hatayama Terumine Hayashi

(株)日立製作所 日立研究所
Hitachi Research Laboratory, Hitachi, Ltd.

あらまし 実数型のシミュレーションを利用した組合せ回路のテストパターン生成手法を提案する。実数型のシミュレーションでは論理値の代わりに0から1までの実数を用いる。この手法はバックトラックの発生を抑止することができるという特徴を持っており、複雑なバックトラック処理を排除することができる。ところで、本手法と同様の目的をもつ手法としてはChengとAgrawalによって提案された手法(C-A法)がある。しかし、この手法には、ある種の回路構造に対してはテストパターンを誘導できないという問題点がある。われわれはC-A法の問題点を対策した改良C-A法も提案した。上記の各手法に対するISCAS'85ベンチマークデータを用いた評価実験により、本手法が最も高性能であることを確認した。

Abstract This paper presents a test generation method using 'real number simulation'. Real number simulation is an extended logic simulation which uses real numbers between 0 and 1 instead of logic values 0 and 1. This method is appropriate to generate test patterns for VLSI logic circuits, because it does not require any backtracks. This paper also gives an improvement to threshold simulation approach. Experimental results show that the real number simulation is a promising approach to the test generation of VLSI logic circuits.

1. はじめに

近年の半導体技術の進歩に伴い、論理回路の大規模化・多様化が促進され、設計期間と設計工数の低減がますます重要となってきた。テストパターン設計においても、人工工数低減のためには、テストパターンを自動で生成するテスト設計自動化システムが必要である。この目的に沿って、従来からいくつかのテスト生成手法が提案されている¹⁾⁻³⁾。

最近では、5kゲート以下の中規模の組合せ論理回路に対してはほぼ完全なテストパターン集合を高速に提供するアルゴリズムが提案されているが、これが10kゲートを超える組合せ回路に対して実用可能かどうかは不明である。一方、ランダムパターンと故障シミュレーションを利用して高速にテストパターン集合を生成するテスト方法もよく用いられている。この方法は、シミュレーション用ハードウェアや並列化による処理高速化は可能であるが、対象故障集合が小さくなると効率が低下するため、大規模な論理回路において

は高い検出率を得るために非常に多くのランダムパターンをシミュレートしなければならない。そこで、対象故障集合が小さくなると、それらの故障に対するテストパターンを求めるために決定性アルゴリズムを併用する必要がある。このため、この方法は全体システムの処理高速化という面では必ずしも適当でない。

本研究では、特定の故障に対して、シミュレーションを利用して誘導的に(有向探索的に)テスト生成を行うというアプローチを検討した。シミュレーションを用いることの利点としては並列化が比較的容易に実現できることが挙げられる。現に、故障シミュレーションマシンを利用して、高速にテストパターンを生成する手法が提案されている³⁾。本論文では、論理値を0から1までの実数で表現し、乗算を基調とした演算を行う拡張論理シミュレーションと呼ぶシミュレーションを用いたテスト生成手法を提案する。本手法の特徴は、実数値を対象とするシミュレーションにより回路の状態の微妙な変化が表現できることを利用して、有向探

素的なテスト生成を行うことである。

以下では、まず本手法によるテスト生成方法について述べ、次に本手法と同様、実数型のシミュレーションを利用して有向探索的にテスト生成を行う Cheng と Agrawal が提案した手法 (以降 C-A 法と呼ぶ) の問題点およびそれを解決した改良型 C-A 法について紹介し、最後に、ISCAS'85 のベンチマーク回路を対象にして、本手法、C-A 法、改良 C-A 法に対する性能評価結果を示す。

2. 拡張論理シミュレーションとテスト生成方法

2.1 拡張論理シミュレーション

特定の故障に対して、入力ベクトル V がテストパターンになるかどうかは、正常回路と故障回路とで入力ベクトル V に対して論理シミュレーションを行い、出力結果を比較すればよい。しかし、この方法では、入力ベクトル V がテストパターンでないとき、入力ベクトル V をどう変化すればテストパターンに近づくかを判断することができない。そこで、論理値の代わりに 0 から 1 までの実数値を用いたシミュレーションを導入することを検討した。実数値を用いたシミュレーションを実現するため、AND 素子、OR 素子、NOT 素子の各演算を以下に示すように規定する。なお、入力を x_i (1 入力の場合は x)、出力を y とする。

(1) AND 素子

$$y = \prod_i x_i$$

(2) OR 素子

$$y = 1 - \prod_i (1 - x_i)$$

(3) NOT 素子

$$y = 1 - x$$

上記の各演算は実数値を対象にしているが、入力値を 0 および 1 に限定すると通常の論理演算になるため、ここでは上記の演算を拡張論理演算と呼ぶ。また、拡張論理演算を用いたシミュレーションを拡張論理シミュレーションと呼ぶ。拡張論理シミュレーションでは、外部入力値として 0 または 1 を与えても単に通常の論理シミュレーションを実行するだけであり、外部入力値としては 0 および 1 に対応してそれぞれ、 $0.0 + \epsilon$ 、 $1.0 - \epsilon$ (ただし、 $0 < \epsilon < 0.5$) を与える必要がある。これにより、図 1 (a), (b), (c) に示した出力論理が 0 となる AND 素子の拡張論理シミュレーションによる出力値はそれぞれ、 ϵ^3 、 $(1 - \epsilon)\epsilon^2$ 、 $(1 - \epsilon)^2\epsilon$ となる。 $\epsilon < (1 - \epsilon)$ より、

$$0 < \epsilon^3 < (1 - \epsilon)\epsilon^2 < (1 - \epsilon)^2\epsilon < 1$$

という関係が成立する。図 1 (a), (b), (c) の AND 素子の出力論理を 1 にするために変更が必要な入力数はそれぞれ 3, 2, 1 であり、拡張論理シミュレーションが論理値より多くの情報を提供していることが判る。




図1 出力論理が0となる3入力AND素子

なお、拡張論理シミュレーションの実数値は論理値と強い対応関係はないが、対応関係を強くする方法としては次節に示す演算結果の補正を行う方法がある。

2.2 拡張論理演算の補正

実数値を用いるために計算結果が曖昧になることがある。たとえば、16入力AND素子の入力値がすべて 0.9 (論理値は 1) である場合、出力論理値は 1 だが、拡張論理演算による出力値は 0.185 程度になってしまう。このことは、拡張論理演算による実数値が必ずしも論理値と対応していないことを示しており、拡張論理シミュレーションによるテスト生成の性能低下の可能性を意味する。

そこで、このような矛盾が起こらないようにするため、拡張論理演算結果の補正を考える。図 2 は補正関数の例を示している。図 2 において、 α および β は、 $0 < \alpha < \beta < 0.5$ を満足するものとする。図 2 の補正関数は次式で表される。

(1) 論理値が 0 のとき

$$y = x \quad (0 \leq x \leq \alpha)$$

$$y = (\beta - \alpha)(x - \alpha) / (1 - \alpha) + \alpha \quad (\alpha \leq x \leq 1)$$

(2) 論理値が 1 のとき

$$y = (\beta - \alpha)x / (1 - \alpha) + 1 - \beta \quad (0 \leq x \leq 1 - \alpha)$$

$$y = x \quad (1 - \alpha \leq x \leq 1)$$




図2 補正関数

この補正により、論理値が 1 のときには実数値が 0.5 以上、論理値が 0 のときには実数値が 0.5 以下となり、論理値と実数値の対応関係の矛盾が回避できる。

なお、上記の補正は、並列化の妨げとなる判定文を用いなくて加減乗除および絶対値演算のみで実現することができる。論理値を v 、補正前の実数値を u とす

ると、補正後の実数値 u' は、次式で導出される。

$$u' = |v - ((1 + \beta - 2\alpha)\Delta v + (1 - \beta) \times (\alpha - |\Delta v - \alpha|)) / 2(1 - \alpha)|$$

ただし、 $\Delta v = |v - u|$ である。

2.3 テスト生成方法

開発手法では、特定の故障を検出するテストパターンを求めるため、2.1節(または2.2節)で定義した拡張論理シミュレーションを用いる。

論理回路Cにおいて故障fを考えた場合の出力ピンyに対する入力ベクトルIのコストKを以下のように定義する。なお、Iの各要素を $0.0 + \epsilon$ または $1.0 - \epsilon$ に対応させたベクトルを I^* とする。

[定義] 故障のない論理回路Cに入力ベクトル I^* を与えて拡張論理シミュレーションを行ったときの出力ピンyの値をv、故障fをもつ論理回路Cに入力ベクトル I^* を与えて拡張論理シミュレーションを行ったときの出力ピンyの値をuとする。このとき、出力ピンyに対する入力ベクトルIのコストKを次式で定義する。

$$K = \frac{1}{|v - u|}$$

ただし、論理回路、故障、出力ピン、入力ベクトルのうち明らかなものがあれば、それらを省略することができる。

論理回路(入力数n、出力数m)と故障fを与えられたとき、拡張論理シミュレーションを用いたテスト生成は次のように行う。

[特定の故障に対するテスト生成手続き]

- S1. 変化入力ピン番号i、および隣接ベクトル番号pをそれぞれ $i = 0$ 、 $p = 1$ に初期設定する。
- S2. 故障fに対して初期入力ベクトルIを1つ選び、拡張論理シミュレーションを行って、すべての外部出力ピンに対してコスト K_j ($1 \leq j \leq m$)を求める。また、同時に通常の論理シミュレーションを行い、Iがテストパターンかどうか判定する。Iがテストパターンならば処理終了。
- S3. $i = (i \text{ mod } n) + 1$ とする。
- S4. 入力ベクトルIの第i番目の外部入力ピンの論理値を反転させたベクトル I' に対して拡張論理シミュレーションを行って、すべての外部出力ピンにおけるコスト K_j' ($1 \leq j \leq m$)を求める。また、同時に通常の論理シミュレーションを行い、 I' がテストパターンかどうか判定する。 I' がテストパターンならば処理終了。
- S5. $\sum K_j > \sum K_j'$ ならば、 I' をI、 $\sum K_j'$ を $\sum K_j$ 、 $p = 1$ としてS3へ。 $\sum K_j < \sum K_j'$ ならば、 $p = p + 1$ とする。ここで $p < n$ ならばS3へ。 $p \geq n$ ならば、故障fのテスト生成失敗として処理終了。

図3を用いて本手法によるテストパターン生成の例




図3 テスト生成の例題回路


を示す。図3において、NOR素子 G_1 の出力には0縮退故障がある。まず、初期入力ベクトルIとして、(1, 0, 1, 0)を与える。外部入力値としては、0および1に対応してそれぞれ、0.01および0.99を与える。通常の論理シミュレーションにより、Iはテストパターンでないことが判るため、Iに対するコストを求め、5181を得る。次に、第1入力ピンの論理値を変えたベクトル $I_1 = (0, 0, 1, 0)$ に対して同様の操作を行い、コスト52.3を得る。 I_1 の方がコストが小さいため、次に I_1 の第2入力ピンの論理値を変えたベクトル $I_2 = (0, 1, 1, 0)$ に対して同様の操作を行う。 I_2 もテストパターンではなく、また、コストは125000となるため、 I_2 を探索過程から除外する。引き続き I_1 の第3入力ピンの論理値を変えたベクトル $I_3 = (0, 0, 0, 0)$ について同様の操作を行い、 I_3 をテストパターンとして処理を終了する。

なお、演算を補正した場合も上記と同様にテストパターンを求めることができる。

3. C-A法とその改良

3.1 C-A法⁶⁾

本手法と同じ目的をもつ手法としてC-A法がある。この方法では、テストパターンを有向探索的に求めるため、しきい値シミュレーションと呼ぶ実数値を用いた変形の故障シミュレーションを行っている。しきい値シミュレーションでは、AND素子およびOR素子に対して、入力値の平均値をそれぞれAND素子用しきい値関数およびOR素子用しきい値関数(図4参照)



(a) AND素子用 (b) OR素子用

図4 しきい値関数

と呼ぶ関数で写像した値を出力値とする。NOT素子は入力値を1.0から引いた値を出力値とする。図4のしきい値関数は論理値が1の場合は0.9以上、論理値が0の場合は0.1以下に対応するように定義された単調増加関数である。ただし、素子の入力数が多くなると対応関係が成立しないことがあるため、回路に含まれる素子の入力数をあらかじめ求めておき、それに応じてしきい値関数を定義している。図4のしきい値関数は素子の入力数の最大値が8以下の回路に対するものである。これを用いると、前述の図1のAND素子(a),(b),(c)の出力値はそれぞれ、0.0, 0.037, 0.074となる。

しきい値シミュレーションを用いたテスト生成手続きは本手法とほぼ同様である。ただし、しきい値シミュレーションで用いる実数値は論理値と対応しており、論理値が異なれば0.8以上の差が生じることから、通常の論理シミュレーションを用いないでテストパターンかどうかの判定ができる。なお、本手法におけるコストの定義において、シミュレーション方法を代えることによりC-A法に関するコストを定義する。

3.2 しきい値シミュレーションの改良

簡単な回路でもC-A法ではテストパターンをうまく導出できない場合がある。図5は、3入力AND素子1つからなる3入力1出力の回路である。図5にお




図5 C-A法で検出困難な故障例

いて、AND素子の第3入力0縮退故障を検出するテストパターンを、入力ベクトル(0,0,1)から開始して求める手順を考える。入力ベクトル(0,0,1)および隣接ベクトル(1,0,1), (0,1,1), (0,0,0)のコストはそれぞれ、27.0, 27.0, 27.0, ∞となる。これより、最初の入力ベクトルよりコストの減少した隣接ベクトルが存在しないためテストパターンを導出しないままテスト生成処理を終了する。しかし、実際はテストパターン(1,1,1)が存在するためテスト生成が失敗したことになる。この原因はしきい値関数にある。すなわち、隣接ベクトル(1,0,1)は初期ベクトル(0,0,1)よりテストパターン(1,1,1)に接近したことになるからコストが減少するようにしきい値関数を定義すべきである。このように、しきい値関数は故障情報がどの程度伝播しているかを表現するには不十分である。そこで、故障情報の伝播状況をより強く表現するため、しきい値関数を直線ではなく曲線で定義することを考案した。AND素子は論理値が1に近づくほど、またOR素子は論理値が0に近づくほど故障情報が伝播さ

れ易くなる。したがって、AND素子用しきい値関数は下に凸な単調増加関数、OR素子用しきい値関数は上に凸な単調増加関数に改良することにより上記の目的は達成できる。改良しきい値関数の1つの例を次示す。

(1) AND素子用改良しきい値関数 (図6(a)参照)


$$y = x^2 / 8.1 \quad (0 \leq x < 0.9),$$

$$y = (x - 0.9)^2 / 0.1 + 0.9 \quad (0.9 \leq x < 1).$$

(2) OR素子用改良しきい値関数 (図6(b)参照)

$$y = \sqrt{x} / 10 \quad (0 \leq x < 0.1),$$

$$y = \sqrt{(x - 0.1) / 90} + 0.9 \quad (0.1 < x \leq 1).$$



(a) AND素子用 (b) OR素子用

図6 改良しきい値関数

一方、本手法で用いる拡張論理シミュレーションでは上記の問題が生じないことを示す。前述した図5のAND素子の第3入力ピンの故障/非故障の差を ΔV で表し、他の入力ピンの値が(0,0)の場合と(0,1)の場合を比較する。(0,0)の場合はAND素子の出力の故障/非故障の差は $\epsilon^2 \Delta V$ であり、一方、(0,1)の場合は $(1 - \epsilon) \epsilon \Delta V$ である。 $\epsilon^2 \Delta V < (1 - \epsilon) \epsilon \Delta V$ であるため、(0,1)の方が故障/非故障の差が大きくなり、コストが減少する。

4. 性能評価結果

本手法(演算補正あり, 演算補正なし), C-A法, 改良C-A法のそれぞれに対して性能評価を行った。本手法における外部入力値としては、論理値0に対して0.01, 論理値1に対して0.99を与えた。さらに、演算補正ありの場合の補正関数のパラメータ α, β をそれぞれ、0.1, 0.2に設定した。また、評価用データとしては、ISCAS'85のベンチマークデータ10品種を用いた。なお、実験の公正さを期すため、同一のテスト生成手順を用いた[†]。以下にテスト生成手順を示す。

[†] 文献[6]に記載されているテスト生成手順は回路内部の全故障を扱う上で効率の良い手法であるが、ここでは特定故障のテスト生成能力を判定する意味で適切と思われる方法を用いた。

[テスト生成手順]

- S1. テスト生成対象の回路（入力数 n ，出力数 m ）に対して故障リストを作成する。
- S2. 故障リストより，未検出未試行故障を1つ取り出す（ f とする）。未検出未試行故障がなければ対象回路のテスト生成終了。
- S3. S2で選択した故障 f に対して2.3節で示した特定故障のテスト生成を行う。このとき，初期入力ベクトルはランダムパターンで与える。C-A法および改良C-A法に関しては通常の論理シミュレーションを行わず，全出力ピンのうち1つのコストが1.25以下になればテスト生成成功とする。
- S4. テストパターンが生成されれば，そのテストパターンを用いて同時検出・故障ドロップを行う。
- S5. S2へ。

ISCAS'85のベンチマークデータには，1素子の入力数が9の回路が含まれている。第3章で説明したように図4（図6も同様）のしきい値関数は入力数が8以下の素子からなる回路を対象としたものであり，本来はしきい値関数を変更しなければならない。しかし，入力数が9の場合に論理値と実数値の対応関係が成立しない可能性はほぼ0に等しいため，図4および図6で示したしきい値関数を用いることにした。

表1に性能評価結果を示す。なお，表1の未検出故障には冗長故障を含んでいない。表1より，改良C-A法はC-A法と比べて，C1355以外のすべての回路で未検出故障の低減を達成したことが判る。この結果より，3.2節の検討内容はほぼ裏付けられた。また，本手法に関しては，演算補正したものとししないものとを比較すると演算補正しないものの方が故障検出能力が高かった。このことは，シミュレーションの結果が必ずしも論理値と直接対応する必要がないことを意味している。表1より，演算補正のない本手法が上記4つのテスト生成手法のなかで，最も検出能力が高い手法であるといえる。

5. おわりに

シミュレーションを用いた有向探索的なテスト生成方法を開発し，性能評価実験により本手法の検出能力の有効性を確認した。また，C-A法の問題点を分析することにより，テストパターンを有向探索する効果的なシミュレーション方法の方向付けをした。今後は，処理速度の向上を図るため，並列化技法等の検討を進める予定である。

参考文献

- 1) Roth, J.P., Bouricius, W.G., and Schneider, P.T.: Programmed Algorithms to Compute Tests to Detect and Distinguish between Failures in Logic Circuits, IEEE Trans. Electron. Comput., EC-16, 5, pp.567-579(1967).
- 2) Goel, P.: An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits, IEEE Trans. Comput., C-30, 3, pp.215-222(1981).
- 3) Fujiwara, H. and Shimono, T.: On the Acceleration of Test Generation Algorithms, IEEE Trans. Comput., C-32, 12, pp.1137-1144 (1983).
- 4) Schulz, M.H., Trischler, E. and Sarfert, T.M.: SOCRATES: A Highly Efficient Automatic Test Pattern Generation System, IEEE Trans. CAD, Vol. 7, No. 1, pp. 126-137 (1988).
- 5) Hirose, F., Takayama, K. and Kawato, N.: A Method to Generate Tests for Combinational Logic Circuits Using an Ultrahigh-Speed Logic Simulator, Proc. Int. Test Conf. 1988, pp. 102-107 (1988).
- 6) Cheng, K-T. and Agrawal, V.D.: A Simulation-Based Directed-Search Method for Test Generation, Proc. Int. Conf. Comp. Des. (ICCD'87), pp. 48-51(1987).

表1 テスト生成評価結果

回路名	本手法 (補正なし)			本手法 (補正あり)		C-A法		改良C-A法	
	仮定故障数†	未検出故障数	処理時間	未検出故障数	処理時間	未検出故障数	処理時間	未検出故障数	処理時間
C432	520	0	0.59	1	0.67	19	0.68	3	0.69
C499	750	3	0.90	11	0.95	11	0.84	10	1.03
C880	942	0	1.18	0	1.53	29	2.06	6	1.91
C1355	1566	2	3.49	50	4.16	13	3.61	36	3.38
C1908	1870	4	5.60	6	5.22	117	5.98	41	5.51
C2670	2630	13	44.15	16	73.81	230	76.69	14	45.00
C3540	3291	10	21.25	19	29.10	99	24.48	33	23.50
C5315	5291	12	58.22	23	78.41	78	58.88	54	60.85
C6288	7710	4	15.94	6	17.72	10	12.40	0	12.74
C7552	7419	44	171.71	49	254.54	337	274.06	148	232.11
平均	3199	9.2	32.30	18.1	46.61	94.3	45.97	34.5	38.67

† 仮定故障は検出可能なもののみ