

BeSIM: 動作レベル・シミュレータ

高嶺 美夫, 杉田 智彦, 清水 嗣雄
日立製作所

あらまし 動作レベル・シミュレーションにおいて最も多くの処理時間を要しているのは、ブール式や真理値表により記述された組合せ回路部分のイベント評価である。この点に着目し、イベント保留デマンド・ドリブン(REDD)方式を考案し、高速な動作レベル・シミュレータBeSIMを開発した。REDD方式は、特にレジスタ前段にある組合せ回路における不要なイベント評価を抑止することにより、当該部分のシミュレーション時間を40~90%削減可能である。Sun SPARC station 370を用い、100kゲート規模のCPUモデルを対象とするシミュレーションをBeSIMにより行った場合、ゲート・レベル論理シミュレータに比べ1桁以上高速な、19.4サイクル/秒の処理速度を得た。

BeSIM: Behavioral Simulator

Yoshio Takamine, Toshihiko Sugita, Tsuguo Shimizu
Hitachi, Ltd.
Kokubunji, Tokyo 185, Japan

Abstract A new simulation algorithm for high-speed behavioral simulation is described. In behavioral simulation, the process that consumes the most time is the evaluation of combinational logic circuits, which described by Boolean expressions or truth tables. To reduce the time, a reserved-event and demand-driven (REDD) algorithm was developed. It lessens useless evaluations, especially those of circuits located in front of registers. Incorporating this algorithm, a behavioral simulator called BeSIM has been developed. Using a Sun SPARC station 370, BeSIM can simulate a CPU system with about 100 kilogates at a speed of 19.4 cycles per second, which is over ten times faster than that of a gate-level simulator.

1. 緒言

近年ますます大規模化、複雑化する計算機、VLSIの開発において、その開発工数や開発期間の増加が、特に論理設計とその検証に関し問題となっている。この論理設計、検証に要する工数を削減することを目的に論理DAの研究が盛んに行なわれているが、その中で論理自動生成システムと専用論理シミュレータが大きな効果をもたらしている[1,2]。論理自動生成システムはブール式、真理値表記述からゲート論理を自動生成するシステムであり、今日組合せ回路部分の設計においては、ゲート・レベルに代わりブール式レベルで設計を行うことが一般的となっている。またベクトル・プロセッサや並列プロセッサを利用しシミュレーションを高速実行する専用論理シミュレータの実用化により、設計検証においては従来に比べ格段に多くのテストを実施できるようになった。

このような論理DA技術の向上にもかかわらず論理設計、検証に要する工数は増え続け、今日では全開発工数の半分をはるかに超える割合を占めている。したがってこれらの工数を大幅に削減するためには、さらに抽象度の高い動作(レジスタ転送)レベルでの設計を可能とする高位論理DA技術の開発が必要である。

この分野では、動作レベル記述からブール式レベルの論理を生成する高位論理自動生成システムの研究が行われている[3]。また高位論理設計に対応した検証のツールとして、動作レベル・シミュレータも開発されている[4-9]。動作レベル・シミュレータは、設計の早いフェーズで検証を行うことにより早期に設計不良摘出を可能とし、摘出不良の対策に要する工数を削減する効果がある。高位論理設計においては、設計者が1人1台のエンジニアリング・ワークステーション(EWS)を占有し、同一の枠組みの中で設計と検証とを進められるような環境を提供する必要がある。そのような環境において検証を効率良く実施するためには、動作レベル・シミュレータは動作レベル記述を直接取扱い可能で、かつEWS上で実行したとしても前述の専用論理シミュレータに匹敵する処理速度が得られる必要がある。

EWS上で十分なシミュレーション速度を達成するために、いくつかの高速化方式が提案されている。デマンド・ドリブン・シミュレーション[6]は、シミュレーション結果が必要な箇所から時間、空間をさかのぼってシミュレーションを実行する方式である。無駄な評価を一切行わないことにより、処理時間を削減することが可能と考えられる。しかしながら再帰的な処理によって多くのメモリ

と、処理オーバーヘッドを必要とする。またインクリメンタル・シミュレーション[7]は、過去に実施したシミュレーション結果を再利用することにより、シミュレーション時間を削減することが可能であるが、やはり多大な情報を格納する領域と、処理オーバーヘッドを必要とする。

以下本報告では、動作レベル・シミュレーションの高速化方式について述べる。本方式はシミュレーション対象回路の動作に着目し、極めて小さな処理オーバーヘッドで高速化を実現するものである。まず第2章に動作レベル記述とそのシミュレーションの特徴を述べる。続いて第3章では、動作レベル・シミュレーションの高速化における現状の問題点を示し、それを解決する新たなシミュレーション実行方式、すなわちイベント保留デマンド・ドリブン(REDD)方式を提案する。第4章に本方式を実現した動作レベル・シミュレータBeSIMの概要とその性能、およびREDD方式の効果を記す。

2. 動作レベル記述とシミュレーション

2.1 動作レベル記述言語B²DL

計算機やマイクロ・プロセッサ等において広く採用されているパイプライン方式のハードウェア記述が容易であることを特徴とする動作レベル記述言語B²DL(Block-diagram and Behavior oriented Description Language)の言語仕様の概要を図2.1に示す。またB²DLによる記述例を付図1に示す。

B²DLによるハードウェア記述は、構造記述部と動作記述部から成る。構造記述部ではメモリ、レジスタ、入出力信号等のハードウェア要素を宣言する。また組合せ回路部分の構造を論理式、真理値表等を用いて詳細に記述することが可能である。動作記述部では、構造記述部で宣言したハードウェア要素に対する操作を定義する。動作記述は並列動作が可能な複数のシーケンスから成る。シーケンスは、指定された開始条件が成立した後に連続して実行される複数のステップから成る。さらにステップは同時に実行すべき単位動作の集合である。単位動作とはレジスタ転送動作等であり、必要に応じて実行条件が指定される。あるステップを実行する時、各単位動作に与えられた実行条件が満たされていない場合は、当該単位動作の実行は抑止される。またB²DLでは記述対象となるハードウェアは同期回路であり、各ステップは対応するクロック信号の指定を含む。

動作レベル記述において留意すべき点は、組合せ回路に関する記述が非常に多いことである。実

したがって動作レベル・シミュレーションの高速化のためには、組合せ回路部分の評価に関し、その処理時間の削減を図る必要がある。

従来からゲート～ブール式レベル・シミュレーションの高速化手法として、イベント・ドリブン方式が知られている。イベント・ドリブン方式では入力信号の値が変化した要素についてのみその出力値算出処理を行うことにより、明らかに無駄と判る処理の実行を抑制している。この方式は動作レベル・シミュレーションにおいても組合せ回路部分の評価に適用可能である。しかしながら例えばレジスタ前段の組合せ回路では無駄な処理が多く存在する。図3.1(a)に示した回路(太枠内を除く)のシミュレーションを行う場合について考える。イベント・ドリブン方式では、入力信号Xの値が変化する都度イベントが組合せ回路内に発生し、その出力Yの値を算出する。しかしながら同図(b)に示すように、Yの値が参照されるのは後段のレジスタRの制御信号Gが正で、クロック信号K0が立ち上がった時だけである。Gの値が負の場合、Yの値の算出は無効となる。これはイベント・ドリブン方式が入力値の変化のみに着目し、そのイベント評価結果が実際に必要とされているか否かを考慮していないためである。


前述のデマンド・ドリブン・シミュレーション、あるいは要求駆動型RTレベル・シミュレーション[8]は、値の参照要求に基づいて処理を行うので、上述のような無効な評価は抑制される。しかしながらこれらのシミュレーション方式では、入力値が変化していないにもかかわらず同一の計算を繰り返し実施するおそれがある。

3.2 REDD方式の原理


シミュレーション対象回路の機能、すなわちレジスタ転送等の動作に着目し、組合せ回路部分の無効な評価を抑制するイベント保留デマンド・ドリブン(REDD: Reserved-event and Demand-driven)方式を考案した。REDD方式の原理を図3.1により説明する。本方式では、図中太枠内に示した仮想的なイベント・フラグ等を用いる。REDD方式の処理は、以下の2つの手続きから成る。

- (a) イベント保留手続き(図中①) :
組合せ回路の入力信号値、すなわちXの値が変化した場合、イベントを仮想的なイベント・フラグにセットする。
- (b) イベント評価手続き :
以下の3ステップから成る。
 - (i) 参照要求検出(図中②) :
組合せ回路の出力信号値に対する参照要求が発生した場合、すなわち後段のレジスタRに対する転送動作が実行される時、イベント・フラグを調べ、イベントが保留されていたらステップ(ii)に進み、そうでなければステップ(iii)に進む。
 - (ii) 組合せ回路評価(図中③) :
イベント・フラグをリセットし、組合せ回路の出力Yの値を算出する。
 - (iii) 出力値参照(図中④) :
この時点で組合せ回路の出力Yの最新の値が参照可能となっているので、それをレジスタRにセットする。

REDD方式は、イベント・ドリブン方式と同様入力信号値の変化に着目しつつ、イベントの評



(a) 回路例と制御メカニズム



(b) 動作

図3.1 イベント保留デマンド・ドリブン(REDD)方式の原理

値は出力信号に対する参照要求が生じるまで行わない。このため、イベント・ドリブン方式で発生するような無効なイベント評価を抑止することが可能である。

3.3 実現方式とデータ構造

REDD方式を実現するデータ構造について述べる。この場合、イベント・フラグを何に対応して設けるか、また参照要求発生時に評価をどのように行うかによって、以下の3通りのデータ構造が考えられる。

(1) 論理式対応のイベント・フラグ：

図3.1に示したREDD方式の原理をそのまま実現するものである。ある論理式について、その入力値のいずれかが変化したら、論理式に対応するイベント・フラグに"1"をセットする。また論理式の出力値に対する参照要求が発生した場合は、必ず論理式全体を評価する。

本データ構造では、論理式の中の各演算子についてはその入力値が変化していないものについても評価を実施するため、論理式が比

較的大きな場合、あるいは信号の変化率が低い場合に、無効な演算子評価が多くなる可能性がある。

(2) 演算子対応のイベント・フラグ、ファンアウト・ポインタ無し：

データ構造を図3.2(a)に示す。演算子テーブルの各レコードは組合せ回路、すなわち論理式を構成する各演算子に対応している。1つの論理式に属する一連のレコードをその評価順に従って並べることにより、論理式の出力値を算出する場合、演算子テーブル内の一連のレコードを順に処理することにより結果が得られるようにしておく。

イベント・フラグは、個々の演算子に対応して、演算子テーブルの各レコードに設ける。論理式の入力値が変化した場合、当該入力値を直接参照する演算子に対してのみ、対応するイベント・フラグに"1"をセットする(図中①)。論理式の出力値に対する参照要求が発生した場合は、対応する演算子テーブルの一連のレコードの先頭から順にイベント・フラグを調べ、"1"がセットされているレコー





図3.2 REDD方式のデータ構造

ドが存在したら、当該レコード以降の演算子の評価を実施する(図中②, ③, ④)。

本データ構造は、(1)に比べやや処理が複雑になるが、入力値が変化していない演算子の評価は大幅に抑止できる。ただし図3.2(a)に示した例において、#44のレコードは、その入力値が実際に変化していなくても必ず評価される。

(3)演算子対応のイベント・フラグ

ファンアウト・ポインタ有り：

データ構造を図3.2(b)に示す。データ構造は(2)とほとんど同じであるが、演算子間の出力値参照関係をファンアウト・ポインタにより示している。

論理式の入力値が変化した場合、(2)と同様に当該入力値を直接参照する演算子に対して、対応するイベント・フラグに"1"をセットする。論理式の出力値に対する参照要求が発生した場合も、(2)と同様に対応する演算子テーブルの一連のレコードのイベント・フラグを調べる。本データ構造では、イベント・フラグに"1"がセットされているレコードについてのみ演算子の評価を行う。そのために演算子の出力値を算出し、値が変化した場合にはファンアウト・ポインタの内容に従ってその値を参照する演算子をたどり、対応するイベント・フラグに"1"をセットする。

本実現方式では、入力値が変化した演算子についてのみ評価を実施することにより、その評価数を最少とすることが可能である。

以上のデータ構造は、平均的な論理式の大きさと、信号値の変化率によって、その優劣が決定される。

4. 動作レベル・シミュレータ BeSIM

4.1 システム構成

前章に述べたREDD方式を実現する動作レベル・シミュレータBeSIMを開発した。システム構成を図4.1に示す。BeSIMはB²DLによるハードウェア記述のほかに、シミュレーション・データを入力とする。シミュレーション・データはシミュレーション実行のためのテスト・パターン、シミュレーション結果をファイル等に出力すべき信号名の指示等を含む。またBeSIMはB²DLコンパイラと、シミュレータ本体から成る。B²DLコンパイラはシミュレーション実行用のテーブルを作成し、シミュレーション・マスター・ファイルに出力する。シミュレータ本体は、シミュレーション・マスター・ファイル、シミュレーション・データを入力し、シミュレーションを行い、結果を編集してシミュレーション結果ファイル、あるいはリストに出力する。B²DLコンパイラ、シミュレータ本体ともに、メイン・フレーム、あるいはEWS上で実行可能である。

4.2 実験結果

BeSIMのシミュレーション処理速度を測定するために、汎用計算機のCPUの一部(100kゲート規模)、および1kゲートのLSIを対象とするシミュレーションを行った。B²DLによるハードウェア記述はそれぞれ4700行、240行である。BeSIMのシミュレータ本体は、3.3節で述べたREDD実現方式のデータ構造(2)を組込んでいる。ただしB²DLの構造記述部において論理式、真理値表等により記述された組合せ回路の評価には従来からのイベント・ドリブン方式を用い、動作記述部に関する組合せ回路部分の評価に関し、REDD方式を適用している。




図4.1 システム構成

Sun SPARC station 370を用いたシミュレーション実行結果を表4.1に示す。CPUを対象とする場合において、19.4サイクル/秒のシミュレーション速度を得た。これは同程度の性能を持つ計算機で実行したゲート・レベル論理シミュレータに比べ、1桁以上高速な値である。

またREDD方式の効果を評価するために、上記CPUモデルを対象とする実験を行った。前述のとおりCPUモデルは4700行のB²DL記述から成る。その4分の1

が論理式、真理値表等による組合せ回路記述である。論理式は359個あり、その内163個が動作記述部に含まれ、REDD方式の適用対象となるものである。

実験結果を図4.2に示す。従来のイベント・ドリブン方式によるシミュレーションを実施した場合、演算子を単位とする評価実行数は5949回であり、その内2559回が動作記述部に含まれる論理式に関するものであった。REDD方式を適用した場合、実現したデータ構造によって、動作記述部に関する演算子評価数は634回から242回に削減された。中でもデータ構造(2)は、(3)に比べて17.8%しか評価数が増加しておらず、テーブル・サイズ、処理の複雑さを含めて考えた場合に、最も効果的な実現方法と考えられる。また論理式の出力値に対する参照要求の発生率は6.5%であり、REDD方式の有効性が認められた。現在REDD方式はB²DLの動作記

(a) イベントドリブン

(b) REDD

- (1) 論理式対応のイベント・フラグ
- (2) 演算子対応のイベント・フラグ
ファンアウト・ポイントなし
- (3) 演算子対応のイベント・フラグ
ファンアウト・ポイントあり




図4.2 REDD方式の効果 (評価演算子数)

述部に含まれる論理式の評価に対してのみ適用しているが、構造記述部の論理式、真理値表等にまで適用範囲を拡大することによりより大きな効果が得られるものと期待される。

5. 結言

動作レベル・シミュレーションの高速化を目的とするイベント保留デマンド・ドリブン(REDD)方式について述べた。従来の動作レベル・シミュレーションにおいて、処理時間の90%以上は組合せ回路部分の評価に占められている。REDD方式はシミュレーション対象回路の動作に着目し、特にレジスタ前段にある組合せ回路に関し、結果が参照されないような無効なイベント評価を抑止する。また本方式を実現するいくつかのデータ構造の比較検討を行なった。

本方式を実現し、B²DLによるハードウェア記述を入力とする動作レベル・シミュレータBeSIMを開発した。評価の結果REDD方式の有効性を確認した。

現在BeSIMでは、B²DL記述の動作記述部にて論理式により記述された組合せ回路の評価にのみREDD方式を適用している。適用範囲を構造記述部にまで拡大することが今後に残された課題である。

謝辞

研究の機会を与えて頂いた小澤時典、矢島章夫両氏に感謝致します。またBeSIMの開発に協力頂いた高倉正博氏に感謝致します。

表4.1 BeSIMの性能


	ゲート数	B ² DL 記述行数	実行 サイクル数	CPU時間 [秒] *1		シミュレーション 速度 [サイクル/秒]
				コンパイル	シミュ *2	
CPU	100k	4700	20	11.0	2.7(1.0)	20
LSI	1k	240	40	0.7	1.4(0.6)	67

*1: Sun SPARC station 370 使用。

*2: テストデータ・コンパイル、結果出力を含む。
括弧内はシミュレーション実行のみ。

参考文献

- [1] Y. Ohno et al., "Principles of Design Automation System for Very Large Scale Computer Design", 23rd. DA Conf. Proc., June, 1986, pp.354-359.
- [2] Y. Kazama et al., "Algorithm for Vectorizing Logic Simulation and Evaluation of VELVET Performance", 25th. DA Conf. Proc., June, 1988, pp.231-236.
- [3] T. Shimizu et al., "A Logic Synthesis Algorithm for the Design of a High Performance Processor", Proc. ISCAS' 85, July, 1985, pp.407-410.
- [4] R. Cheng et al., "Functional Simulation Shortens the Development Cycle of a New Computer", 20th. DA Conf. Proc., June, 1983, pp.515-519.
- [5] K. Tham et al., "Functional Design Verification by Multi-level Simulation", 21st. DA Conf. Proc., June, 1984, pp.473-478.
- [6] S.P. Smith et al., "Demand Driven Simulation BACKSIM", 24th. DA Conf. Proc., June, 1987, pp.181-187.
- [7] S.Y. Hwang et al., "Incremental Functional Simulation of Digital Circuits", Proc. ICCAD' 87, Nov., 1987, pp.392-395.
- [8] 高橋, "プール式を要求駆動で評価するRTレベルシミュレーション", 情報処理学会設計自動化研究会資料51-8, Feb., 1990.
- [9] 水野他, "機能レベルシミュレーションの一手法", 情報処理学会設計自動化研究会資料50-5, Dec., 1989.



(a) ブロック図

```

BLOCK: HCU ;
MEMORY: MEMRAM RAM, ADDRESS=ADR1(12:25), DATA=WDR1 ;
REGISTER: ADR0(0:31), ADR1(0:31),
           WDR0(0:71), WDR1(0:71), WDR2(0:71),
           RDR0(0:71), RDR1(0:71), RDR2(0:71),
           RDR3(0:71), RDR4(0:71), CKP(0:7), CKS(0:8),
           PFD0(0:71), PFD1(0:71) ;
ENMODULE: MODULE1 : CODEGEN ;
           IN : DIN1=RDR3 ;
           OUT : DOUT1 ;
           MODULE2 : SYNDRAM ;
           IN : DIN1=RDR4, DIN2=REL(MARK) ;
           OUT : DOUT1, DOUT2, DOUT3 ;
           MODULE3 : CORRECT ;
           IN : DIN1=RDR2, DIN2=CKP, DIN3=CKS,
               DIN4=REL(MODULE2.DOUT1),
               DIN5=REL(MODULE2.DOUT2) ;
           OUT : DOUT1 ;
INPUT: REQ, ADDR(0:31), CODE(0:8), SRC(0:2),
       WDATA(0:71), MARK(0:8), STYPE, TA ;
OUTPUT: RTNO, DN0(0:2), RDATA0(0:71) = PFD0,
        RTN1, DN01(0:2), RDATA1(0:71) = PFD1 ;
SEQUENCE: REQUEST << REQ & IRQ(ADDR) >>
*1:TA ADDR := ADDR ;
    IF CODE = 80H THEN START FETCH ENDF ;
    IF CODE = 40H THEN
        WDR0 := WDATA ;
        IF STYPE THEN START FULL_STORE
        ELSE START PARTIAL_STORE ENDF ENDF ;
END ;
SEQUENCE: FETCH << CALLED >>
*2:TA ADR1 := ADDR ;
*3:TA ;
*4:TA ADR0 := MEMRAM ; START FOUT ;
*5:TA ADR1 := ADR0 ; ADR4 := ADR0 ;
*6:TA ADR2 := ADR1 ; CKS := MODULE2.DOUT3 ;
END ;
SEQUENCE: FOUT << CALLED >>
*1:TA IF REL(SRC(0)) THEN RTNO := PULSE FOR(1) ;
    IF REL(SRC(1)) THEN RTN1 := PULSE FOR(1) ;
*2:TA ;
*3:TA IF REL(SRC(0)) THEN PFD0 := MODULE3.DOUT1 ;
    IF REL(SRC(1)) THEN OFD1 := MODULE3.FOUT1 ;
END ;
SEQUENCE: FULL_STORE << CALLED >>
*2:TA ADR1 := ADR0 ; WDR1 := WDR0 ;
END ;
SEQUENCE: PARTIAL_STORE << CALLED >>
*2:TA ADR1 := ADR0 ; WDR2 := WDR0 ;
*3:TA ADR0 := WDR2 ;
*4:TA ADR1 := ADR0 ; ADR3 := ADR0 ; ADR0 := MEMRAM ;
*5:TA IF (REL(MARK)) THEN
    ADR1 := ADR0 ; ADR3 := ADR0 ENDF ;
    ADR4 := ADR0 ;
*6:TA ADR2 := ADR1 ; CKP := MODULE1.DOUT1 ;
    CKS := MODULE2.DOUT3 ;
*7:TA WDR1 := MODULE3.DOUT1 ;
END ;
END: HCU ;
    
```

(b) B²DLによるハードウェア記述

付図1 B²DL記述例