

非同期回路への部分スキャン適用の一手法

皆 本 義 弘・肥 田 佳 明・佐 藤 敬・長 光 雄・村 上 道 郎

沖電気工業株式会社

〒108 東京都港区芝浦四丁目10番3号

あらまし

非同期回路へ部分スキャンを適用する場合、効果的に故障検出率を向上させるために回路中のテスト容易性の悪いテストポイントの決定が容易でないことが問題となっていた。本稿では、この問題を解決するため、回路構成に着目して、機能的にテスト容易性の悪い箇所からテストポイントを段階的に決定する手法を提示し、実回路に適用してその妥当性を確認した。

和文キーワード 非同期回路、部分スキャン、テストポイント、テスト容易性、故障検出率、機能ブロック図

A Method of Partial Scan for Asynchronous Circuits

Yoshihiro MINAMOTO, Yoshiaki HIDA, Takashi SATO, Mitsuo CHOU and Michio MURAKAMI

Oki Electric Industry Co., Ltd.

10-3 Shibaura 4-Chome, Minato-ku, Tokyo 108, Japan

Abstract

A method of partial scan for asynchronous circuits has a problem that it is difficult to select test points to get high fault coverage. We show a method of selecting test points by functional block diagram to get the suitable positions of test points. We use this method to some circuits and get the result that our method is sure.

英文 key words asynchronous circuits, partial scan, test point, testability, fault coverage, block diagram

1. 前書き

ASICの開発において、近年、回路規模の増大に伴い、LSI回路の品質の高いテストパターンを作成するテスト設計が困難になってきている。このため、テスト設計支援CADシステム化の要求が高くなってきている。

適用回路の対象を同期回路に限定し、スキャンテスト容易化設計と一体化した完全スキャン設計手法や部分スキャン設計手法を採用したテスト設計支援CADシステムや、適用対象の回路として、非同期回路にも適用可能な部分スキャン設計手法を採用した、市販のテスト設計支援CADシステムも報告されている。各設計手法の主な特徴を以下に示す。

完全スキャン設計設計の主な長所^{[1][2]}は、LSI回路のすべてのフリップフロップをスキャン機能付きのフリップフロップに自動的に置き換え可能^[3]なように同期回路で設計してもらうことにより、テストパターン自動生成(ATG: Automatic Test pattern Generation)問題は組み合わせ回路用ATGアルゴリズムで解決できるため、一般に大規模回路でも高い故障検出率を得ることができる点である。しかし、主な短所として、以下の点が挙げられる。

(1) すべてのフリップフロップをスキャン機能付きのフリップフロップに置き換えるためチップ面積が増大する。

(2) スキャン機能付きフリップフロップの遅延量増加により、クリティカルパス上のフリップフロップでタイミング問題となるような高速LSIには適用できないこと。

(3) スキャン設計等のテスト設計規則が多いこと。

同期回路を前提とした部分スキャン設計手法の主な長所は、完全スキャン設計手法と同様に、同期回路で設計してもらい、任意のフリップフロップのみをスキャン機能付きのフリップフロップに置き換えることにより、完全スキャン設計手法の短所(1)(2)を改善できる点である。また、非同期回路にも適用可能な部分スキャン設計手法の主な長所は、ATGでの制限項目等の少ないテスト設計規則を考慮した設計に対し、回路中の任意のテスト容易性の

悪い箇所にテストポイント^[5]としてスキャン機能付きの素子で改善することにより、完全スキャン設計手法の短所(1)(2)(3)を改善できる点である。

次に、部分スキャン設計手法の主な共通の課題は以下の通りである。

(1) 効果的に故障検出率を向上させる回路中のテスト容易性の悪いテストポイントの決定が容易でない。

テストポイントの決定には、多くの試行錯誤が必要である。

(2) ATG問題では、順序回路用ATGアルゴリズムを使用するため、一般に高い故障検出率を得ることが非常に困難である。また、生成テストパターンにタイミングエラーが存在しないように、タイミング問題が考慮されていなければならない。

本稿では、非同期回路にも適用可能な部分スキャン設計手法におけるテストポイント決定方法の一手法について考察提案し、適用結果よりその妥当性を確認したので報告する。

2. テストポイント決定方法の問題点

本章では、部分スキャン設計手法の概要と現状のテストポイントの決定における問題点について述べる。

2.1 部分スキャン設計手法の概要

非同期回路に適用するため、回路中の任意のテスト容易性の悪い箇所にテストポイントとしてスキャン機能付きの素子を挿入する部分スキャン設計手法を採用している。

部分スキャン設計手法の処理概要を以下に指す。

(1) 回路中の任意の制御性・観測性の悪い箇所をスキャン機能付きの素子でスキャン化し、外部からの制御、外部での観測を可能とする。

(2) 検査容易化された順序回路を入力し、テストパターンを自動生成ソフト(ATG: Automatic Test pattern Generation)で生成する。

(3) 所望の故障検出率を得るまで、(1)(2)を繰り返す。

A T G アルゴリズムは、R T P (Reverse Time Processing) 法^[4]を用いている。

2. 2 現状のテストポイント決定における問題点

テストポイント決定とは、所望の故障検出率を得るために、スキャン機能つき素子を挿入すべき回路中のテスト容易性の悪い箇所を決定する作業のことである。

現状のテストポイント決定は、テストポイント候補リストと呼ばれる情報または、Ad-Hoc回路知識をもとに行なっている。

テストポイント候補リストとは、A T G 実行上の制御性の悪い素子群一覧であり、回路中の任意素子の打ち切り故障の原因でなった場合、回数カウントアップをされる。(回数が大きい程制御性が悪い)

この方法での問題点とその原因を以下に示す。

<問題点>

(1) 所望の故障検出率を得るまでの繰り返し回数が多い。

(2) テストポイントの使用数が多い。

<原因>

(1) A T G のアルゴリズムは、ゲート回路のみを入力レテストパターン生成しているため、機能動作上ボトルネックとなると制御性の悪い箇所の検索には、多くの繰り返しが必要である。

(2) 制御性の出力結果とA d - H o c 回路知識だけでは、回路の一部分しか見ていないため、機能的に見て制御性の悪い箇所を検索するまでに多くの繰り返しが必要になる

3. テストポイント決定の一手法

現状のテストポイント決定の問題点を解決する一手法について述べる。本章では、現状のテストポイント決定の原因を解決のための着眼点と本手法のテ

ストポイント決定手順についてを述べる。

3. 1 本手法の着眼点

前章で挙げた原因を解決するため、機能動作上の回路構成と、A T G の実行時に回路構成上でどの部分が問題になるかを考察し、回路の機能面に着目して、機能構造的に、テスト容易性に問題がある箇所を改善する手法を提示した。

<機能動作上の回路構成分類>

まず、実際の回路は、機能動作上、データ処理系と制御系で構成されている。

(1) データ処理系とは、以下の2つの回路構成を持つものを指している。

(a) データ信号に演算やレジスタ転送等の加工処理をする回路構成。

(データ処理系の処理部と定義)

(b) データ信号から、制御信号に変換する回路構成。

(データ処理系内部の制御部分と定義)

(2) 制御系とは、以下の2つの回路構成を持つものを指している。

(a) ある制御信号から、別の制御信号に変換する回路構成。

(b) ある制御信号から、データ信号を変換する回路構成。

<機能動作上の回路構成のテスト容易性>

実際の回路では、A T G 実行時、打ち切り故障の原因となる箇所は、制御系または、データ処理系の制御部に多く存在している。

従って、機能動作上からみてボトルネック部分の制御性を改善するためには、制御系とデータ処理系の制御部を主にテストポイントとして改善すれば良いはずである。

3. 2 本手法のテストポイント決定手順

本手法のテストポイント決定手順と各手順内でのテストポイント決定手順を以下に示す。(図1)

(1) 制御系とデータ処理系の境界部分のテスト容易性の改善(図2)

(a)機能ブロック図上で制御系とデータ処理系の境界部分に対応付ける。

(b)機能ブロック図の境界部分の制御系のゲートレベル回路図の素子群を改善対象とする。

(c)改善対象素子群がテストポイント候補リストに存在した場合のみを、改善すべきテストポイントと決定する。

(d)上で選択したテストポイントを指定して、ATGを実行し、所望の故障検出率が得られた場合は終了する。

(2) データ処理系内部の制御部のテスト容易性の改善(図3)

(a)機能ブロック図上でデータ処理系内部の処理部と制御部の境界部に対応付ける。

(b)機能ブロック図上のデータ処理系内部の境界部分の制御系のゲートレベル回路図の素子群を改善対象とする。

(c)改善対象素子群がテストポイント候補リストに存在した場合のみを、改善すべきテストポイントと決定する。

(d)上で選択したテストポイントを指定して、ATGを実行し、所望の故障検出率が得られた場合は終了する。

(3) 制御系内部のテスト容易性の改善(図4)

(a)機能ブロック図上で制御系に対応付ける。

(b)機能ブロック図の制御系内部のゲートレベル回路図の制御処理部の素子群を改善対象とする。

(c)テストポイント候補リストに、改善対象素子群が存在した場合は、Ad-Hoc回路知識と併用し、改善すべき適切な素子を評価し、テストポイントと決定する。

(d)上で選択したテストポイントを指定して、ATGを実行し、所望の故障検出率が得られた場合は終了し、えられなければ、(c)に戻る。

4. 適用結果

本手法を、実回路3コードに適用した評価結果を表5に示す。故障検出率90%以上となるテストポイント数、繰り返し回数いずれも本手法適用後の結果の方が勝っており、本手法の妥当性が確認された。

回路規模が1KG/3KGと小さい場合、本手法を用いなくても2回の実行でテストポイントを決定できているが、この理由として、一つには回路規模が小さいため、論理深度が浅く、テストポイント候補リストだけを用いても、機能的にみて制御性に問題のある箇所容易に検索できたためと考えられる。

ここでは、人手による機能検証用のテストパターンで故障シミュレーションを実行し、そこでの未検出故障に対して、ATGを実行する形で評価した。また、対象とする故障は、単一の0または1の縮退故障であり、あらかじめ前処理で代表故障に圧縮されているものを使用した。

5. 後書き

非同期回路にも適用可能な部分スキャン設計手法におけるテストポイントの決定方法の一手法について提案し、評価結果よりその妥当性を確認した。

6. 参考文献

- [1] V. D. Agrawal, K. Cheng, D. D. Johnson, and T. Lin, "A Complete Solution to the Partial Scan Problem," ITC'87, pp.44-51, Sep. 1987.
- [2] H-K.T. Ma, S. Devadas, A. R. Newton, and A. Sangiovanni-Vincentelli, "An Incomplete Scan Design Approach to Test Generation for Sequential Machines," ITC'88 pp.730-734, Oct. 1988.
- [3] E. J. McCluskey, "Design for Testability," Prentice-Hall, Fault-Tolerant Computing: Theory and Techniques, Vol. 1, Chapter 2, pp.95-183, 1986.
- [4] R. Marlett, "Evolution of an Effective DFT/ATG Solution for Sequential ASICs," International Symposium Circuit and Systems, pp.1950-1953, May 1989.
- [5] R. Marlett, "An Effective Test Generation System for Sequential Circuits," 23rd DAC, pp.250-256, June 1986






図2. 手順1におけるテストポイント決定イメージ

図1 この手法を利用した
テストポイント決定手順

(考え方)



(適用例)





図3. 手順2におけるファストインタ決定イメージ

(考え方)



(適用例)




図4. 手順3におけるファストインタ決定イメージ

図5. 適用結果

回路規模	総故障数	故障検出率 : %					ファストインタ挿入回数			ATG実行回数		
		人手-ATG					改善					
		人手	改善前	改善後	差	前	後	差	前	後	差	
1KG	2,322	7.6	9.6	9.3	-3	1.4	1.0	-4	2	1	-1	
3KG	5,369	7.8	9.1	9.0	-1	1.0	9	-1	2	1	-1	
8KG	18,826	8.1	9.0	9.0	0	8.1	4.7	-3.4	8	2	-6	